可实现50%工作周期的整数除频器及可编程整数除频器制造技术

本发明专利技术揭露一种可实现50%工作周期的整数除频器，包含：一来源频率输入端，用来提供一来源频率；以及二个或二个以上的闩锁器，该些闩锁器依据一连接顺序串联在一起。每该闩锁器包含：一信号输入级，用来接收一输入信号；一频率接收级，当该闩锁器对应该连接顺序的奇数时，该频率接收级将该来源频率当作一输入频率并将该来源频率的一反相频率当作该输入频率的反相信号，而当该闩锁器对应该连接顺序的偶数时，该频率接收级将该反相频率当作该输入频率并将该来源频率当作该输入频率的反相信号；以及一信号输出级，用来依据该输入信号与该来源频率输出一输出信号。

【技术实现步骤摘要】

本专利技术是关于整数除频器及可编程整数除频器，尤其是关于可实现50%工作周期的整数除频器及可编程整数除频器。
技术介绍
一般电子电路需要依据一参考频率以让个别组件进行运作或让不同组件同步运作。该参考频率通常由一频率合成器（Frequency Synthesizer）依据一来源频率而产生。一般频率合成器的组成包含一单模数或多模数的整数除频器（Integer Frequency Divider），该整数除频器可依据一高频的输入频率产生一低频的输出频率，以提供整数除频或分数除频的效果，进而供后续利用，其中分数除频可经由一三角积分器控制一多除数的整数除频器来实现。前述整数除频器的实施可利用一或多个串联的闩锁器，藉此产生频率为一输入频率的频率的(1/K)倍的一输出频率，其中K是指该整数除频器的除频数。而为了确保输出频率能提供足够且均等的高准位与低准位的维持时间以供利用，输出频率的工作周期理想上应为50%，然而，当K非为2或2的倍数时（例如K等于3时），该整数除频器需要额外的控制/修整（Trimming）电路或该些闩锁器需要额外的控制信号θ方能产生工作周期为50%的输出频率，此额外的控制/修整电路或控制信号θ会消耗较多的成本、限制整体电路的运作速度及/或增加控制的复杂度。除此的外，一般适用于除频数为偶数的闩锁器并不适用于除频数为奇数的闩锁器的操作，因此一般利用闩锁器来实现的可编程整数除频器无法同时支持奇数与偶数除频操作，实施上受到了相当限制。有关本领域的先前技术可参考公开号为200816639的中国台湾专利；专利号为6,123,796的美国专利；以及下列的期刊：Rahul Magoon et al.,“A Single-Chip Quad-Band(950/1000/1900/11000MHz)Direct Conversion GSM/GPRS RF Transceiver with Integrated VCOs and Fractional-N Synthesizer,”in IEEE JOURNAL OF SOLID-STATE CIRCUITS,VOL.37,NO.12,DECEMBER2002；Sheng-Che Tseng et al.,“True50%Duty-Cycle SSH and SHH SiGe BiCMOS Divide-by-3Prescalers,”in IEICE TRANS.ELECTRON.,VOL.E-89-C,NO.6,JUNE2006。
技术实现思路
鉴于先前技术的不足，本专利技术的一目的在于提供一种可实现50%工作周期的整数除频器及可编程整数除频器，以解决先前技术的问题。本专利技术揭露了一种可实现50%工作周期的整数除频器。依据本专利技术的一实施例，该整数除频器包含：一频率输入端，用来提供一频率；以及N个闩锁器，其中N为大于等于2的正整数，该些闩锁器依据一连接顺序串联在一起。每该闩锁器包含：一信号输入级，用来接收一输入信号；一频率接收级，当该闩锁器对应该连接顺序的奇数时，该闩锁器的该频率接收级将该频率当作一输入频率并将该频率的一反相频率当作该输入频率的反相信号，而当该闩锁器对应该连接顺序的偶数时，该闩锁器的该频率接收级将该反相频率当作该输入频率并将该频率当作该输入频率的反相信号；以及一信号输出级，用来依据该输入信号与该频率输出一输出信号。有关本专利技术的特征、实作与功效，兹配合图式作较佳实施例详细说明如下。附图说明图1a为本专利技术的整数除频器的一实施例的示意图；图1b为图1a的整数除频器的一实施范例的示意图；图1c为图1b的信号波形图；图2为图1a的闩锁器的架构的一实施例的示意图；图3为基于图2的架构的闩锁器的一实施方面的示意图；图4a为基于图2的架构的闩锁器的另一实施方面的示意图；图4b为图4a的等效电路图；图5a为基于图2的架构的闩锁器的又一实施方面的示意图；图5b为图5a的等效电路图；图6为本专利技术的可编程整数除频器的一实施例的示意图；图7为图6的闩锁器的架构的一实施例的示意图；图8为基于图7的架构的闩锁器的一实施方面的示意图；图9a为基于图7的架构的闩锁器的另一实施方面的示意图；图9b为图9a的等效电路图；及图10为本专利技术的可编程整数除频器的另一实施例的示意图。具体实施方式以下内容的技术用语参照本
的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释以本说明书的说明或定义为准。本专利技术的揭露内容包含整数除频器及可编程整数除频器，用来提供50%工作周期的输出信号。在实施为可能的前提下，本
具有通常知识者能够依据本说明书的揭露内容来选择等效的组件或步骤来实现本专利技术，并能选择性地实施一实施例中的部分技术特征或采用多个实施例中的一部或全部技术特征的组合。另外，由于本专利技术的整数除频器及可编程整数除频器所包含的部分组件单独而言可能为已知组件，因此，在不影响专利技术揭露要求及可实施性的前提下，以下说明对于已知组件的细节将予以节略。请参阅图1a，其是本专利技术的整数除频器的一实施例的示意图。如图所示，本实施例的整数除频器100包含：一来源频率输入端110，用来提供一来源频率（简称CLK）；至少一反相器120，用来依据该来源频率产生一反相来源频率（简称CLKB），请注意，当来源频率为一差分信号(differential signal)，则该差分信号可同时提供来源频率及反向来源频率，此时则不需要反相器来产生反向来源频率；以及N个闩锁器130（其中该些闩锁器130于本实施例中亦可为正反器130，且N为大于或等于2的正整数），该N个闩锁器130_1～130_N依据一连接顺序串联在一起。每该闩锁器130_1～130_N包含：一信号输入级，用来接收一输入信号（简称D）以及输入信号的反相信号（简称DB）；一频率接收级，用来接收该来源频率及该反相来源频率，当闩锁器130对应该连接顺序的奇数时，频率接收级将该来源频率当作一输入频率并将该反相来源频率当作该输入频率的反相信号，而当闩锁器130对应该连接顺序的偶数时，该频率接收级将该反相来源频率当作该输入频率并将该来源频率当作该输入频率的反相信号，其中该连接顺序的奇数或偶数端视该连接顺序的起点与终点的定义而定，该定义可由本领域人士自行决定；以及一信号输出级，用来依据该输入信号与该来源频率输出一输出信号（简称Q）以及该输出信号的反相信号（简称QB）。当N为奇数时，本文档来自技高网...

【技术保护点】
一种整数除频器，包含：频率输入端，用来提供频率；以及N个闩锁器，其中N为大于或等于2的正整数，该些闩锁器依据一连接顺序串联，且每该闩锁器包含：信号输入级，用来接收输入信号；频率接收级，用来接收输入频率，当该闩锁器对应该连接顺序的奇数时，该闩锁器的该频率接收级将该频率当作该输入频率，而当该闩锁器对应该连接顺序的偶数时，该闩锁器的该频率接收级将该频率的反相频率当作该输入频率；以及信号输出级，用来依据该输入信号与该输入频率输出输出信号。

【技术特征摘要】
1.一种整数除频器，包含：
频率输入端，用来提供频率；以及
N个闩锁器，其中N为大于或等于2的正整数，该些闩锁器依据一连接
顺序串联，且每该闩锁器包含：
信号输入级，用来接收输入信号；
频率接收级，用来接收输入频率，当该闩锁器对应该连接顺序的奇数时，
该闩锁器的该频率接收级将该频率当作该输入频率，而当该闩锁器对应该连接
顺序的偶数时，该闩锁器的该频率接收级将该频率的反相频率当作该输入频
率；以及
信号输出级，用来依据该输入信号与该输入频率输出输出信号。
2.如权利要求1所述的整数除频器，其特征在于，当N为奇数时，若该输
入信号对应第一准位且该输入频率对应该第一准位，该输出信号对应该第一准
位；若该输入信号对应该第一准位且该输入频率对应第二准位，该输出信号保
持不变；若该输入信号对应该第二准位且该输入频率对应该第一准位，该输出
信号保持不变；若该输入信号对应该第二准位且该输入频率对应该第二准位，
该输出信号对应该第二准位。
3.如权利要求1所述的整数除频器，其特征在于，该些闩锁器包含第一闩
锁器与第二闩锁器，该第一闩锁器的该信号输入级包含正相信号输入单元与反
相信号输入单元，分别用来接收该输入信号及该输入信号的反相信号，该第二
闩锁器的该信号输出级包含正相信号输出端与反相信号输出端，分别用来输出
该输出信号及该输出信号的反相信号，该正相信号输入单元耦接该反相信号输
出端，该反相信号输入单元耦接该正相信号输出端。
4.如权利要求1所述的整数除频器，其特征在于，该些闩锁器包含第一闩
锁器与复数个候选闩锁器，该整数除频器进一步包含：
选择电路，耦接每该候选闩锁器的该信号输出级，用来依据选择信号自该
些候选闩锁器中选择第二闩锁器，其中，该第一闩锁器的该信号输入级包含正
相信号输入单元与反相信号输入单元，分别用来接收该输入信号及该输入信号
的反相信号，该第二闩锁器的该信号输出级包含正相信号输出端与反相信号输
出端，分别用来输出该输出信号及该输出信号的反相信号，该正相信号输入单
元耦接该反相信号输出端，该反相信号输入单元耦接该正相信号输出端。
5.如权利要求4所述的整数除频器，其特征在于，该些候选闩锁器包含第
一候选闩锁器与第二候选闩锁器，且该整数除频器进一步包含：
开关，设置于该第一候选闩锁器的该信号输出级与该第二候选闩锁器的该
信号输入级之间，当该选择电路将该第一候选闩锁器作为该第二闩锁器时，该
开关将该第二候选闩锁器的该信号输入级耦接至参考电压值或浮接以停止该
第二候选闩锁器的运作。
6.如权利要求1所述的整数除频器，其特征在于，每该闩锁器进一步包含：
模式控制级，用来接收模式控制信号，该模式控制信号用来使该闩锁器的
运作对应该第一模式或第二模式，
其中该第一模式代表该些闩锁器中有奇数个构成除频回路，该第二模式代
表该些闩锁器中有偶数个构成该除频回路。
7.如权利要求6所述的整数除频器，其特征在于，当该些闩锁器的运作对
应该第二模式时，若该输入信号对应该第一准位且该频率对应该第一准位，该
输出信号保持不变；若该输入信号对应该第一准位且该频率对应该第二准位，
该输出信号对应该第一准位；若该输入信号对应该第二准位且该频率对应该第
一准位，该输出信号保持不变；若该输入信号对应该第二准位且该频率对应该
第二准位，该输出信号对应该第二准位。
8.如权利要...

【专利技术属性】
技术研发人员：曾圣哲，
申请(专利权)人：晨星半导体股份有限公司，
类型：发明
国别省市：中国台湾;71