集成式二极管链功率MOS防静电保护结构制造技术

本发明专利技术提供了一种集成式二极管链功率MOS防静电保护结构，它包括由若干个MOS单元一起构成的功率MOS结构，和由两组反向并联的二极管链构成的ESD保护结构，所述ESD保护结构的等效输出端并接在所述功率MOS结构的栅极和源极两端；所述二极管链的开启电压大于功率MOS结构最大栅源工作电压，且小于栅氧化层的最小击穿电压。本发明专利技术的集成式二极管链功率MOS防静电保护结构寄生电容小、防护效果更好、工作更可靠，且充当ESD防护的二极管单元设于n-外延上并且与MOS单元相隔离，使得制造工艺简单、结构稳定并且与MOS器件工艺相兼容。本发明专利技术的集成式二极管链功率MOS防静电保护结构，适用于大功率、高电压条件下对器件进行保护工作。

【技术实现步骤摘要】
【专利摘要】本专利技术提供了一种集成式二极管链功率MOS防静电保护结构，它包括由若干个MOS单元一起构成的功率MOS结构，和由两组反向并联的二极管链构成的ESD保护结构，所述ESD保护结构的等效输出端并接在所述功率MOS结构的栅极和源极两端；所述二极管链的开启电压大于功率MOS结构最大栅源工作电压，且小于栅氧化层的最小击穿电压。本专利技术的集成式二极管链功率MOS防静电保护结构寄生电容小、防护效果更好、工作更可靠，且充当ESD防护的二极管单元设于n-外延上并且与MOS单元相隔离，使得制造工艺简单、结构稳定并且与MOS器件工艺相兼容。本专利技术的集成式二极管链功率MOS防静电保护结构，适用于大功率、高电压条件下对器件进行保护工作。【专利说明】集成式二极管链功率MOS防静电保护结构
本专利技术属于半导体功率器件及其制造工艺领域，涉及一种集成式二极管链功率MOS防静电保护结构。
技术介绍
功率MOS场效应晶体管是在MOS集成电路工艺基础上发展起来的新一代电力电子开关器件，用于实现电力电子设备大电压大电流的要求。兼有双极晶体管和普通MOS器件优点的功率M0S，具有开关速度快、损耗小，输入阻抗高、驱动功率小，频率特性好、跨导高度线性，工作耐压高、导通电阻低等特点，现已广泛应用于电机调速、逆变器、不间熠电源、开关电源、电子开关、高保真音响、汽车电器和电子镇流器等领域，有着广阔的发展和应用前景。 但高压功率MOS器件的栅极氧化层厚度比较薄，通常在10nm以下，这种结构特点决定了功率MOS器件是静电敏感型器件。随着工艺水平的不断提高和功率MOS器件制程大幅改进，MOS器件尺寸不断缩小，栅氧化层厚度也越来越薄，这将更不利于器件抗静电放电(electro-static discharge，ESD)承受能力。因此，改善MOS器件静电放电防护的能力对提高产品的可靠性具有不可忽视的作用。 ESD问题造成的失效包括破坏性失效和潜在性失效两种。破坏性失效会导致器件的氧化层、PN结，甚至绝缘层击穿等，致使器件完全丧失功能，无法正常工作；而潜在性失效虽然不会直接破坏器件的功能性，但是会在器件的内部造成损伤，从而减弱器件的抗电过应力的能力、缩短器件的工作寿命等，影响其应用电路的可靠性。 目前，常用的ESD防护结构包括可控硅(SCR)、栅接地的NMOS (GGNMOS)、栅接地的PMOS(GGPMOS)、多晶硅/体硅形成的二极管、体硅二极管以及电阻等。SCR，GGNMOS, GGPMOS结构在工艺实现上比较复杂，并且与MOS工艺不兼容，同时也会造成器件制造成本的上升。因此，此类ESD保护结构常常用于集成电路的I/O防护结构中，而很少应用于分立元器件。多晶硅/体硅形成的二极管以及体硅二极管等ESD保护结构虽然工艺实现比较简单，但是存在漏源电流大、寄生效应明显、衬底耦合噪声大等缺点，会引起器件的损伤，不利于器件的正常工作。 因此，需要寻求新的结构和技术手段来防护MOS器件的ESD，使其在大功率、高电压下可靠工作。
技术实现思路
本专利技术的目的是提供一种集成式二极管链功率MOS防静电保护结构，来克服现有ESD保护结构所存在的以上不足，该集成式二极管链功率MOS防静电保护结构具有结构稳定性好、工艺可操作性强、ESD防护可靠且与MOS器件制造工艺兼容等优点。 为解决上述技术问题，本专利技术所采用的技术方案是: 一种集成式二极管链功率MOS防静电保护结构，包括由若干个MOS单元一起构成的功率MOS结构，和由两组反向并联的二极管链组构成的ESD保护结构，所述ESD保护结构的等效输出端并接在所述功率MOS结构的栅极和源极两端；所述二极管链的开启电压大于功率MOS结构的最大栅源工作电压，且小于栅氧化层的最小击穿电压。 作为对本专利技术的限定:所有MOS单元的结构完全相同，相互间等间距的分布。 作为对本专利技术的进一步限定:每一 MOS单元的结构包括从下至上依次层叠的金属互连层、η+衬底层、η-外延层，在η-外延层的顶端向下延伸设有ρ+区，在ρ+区外围设有p-Body区，在p-Body区的顶端向下延伸设有η+区，η+区的顶端从下至上依次层叠有栅氧层、η+多晶硅层，所述η+多晶硅层顶端设有二氧化硅层和金属互连层，其中:η+区作为MOS单元的源极，设置在p-Body区上且分布在ρ+区四周； η+多晶娃层为MOS单元的栅极。 作为对本专利技术的更进一步限定:所有所述MOS单元的栅极通过η+多晶硅层连接一起构成功率MOS结构的栅极G，由所有MOS单元的源极通过金属互连层连接一起构成功率MOS结构的源极S。 作为对本专利技术中二极管链的进一步限定:所述两个二极管链由数量相同的二极管单元串联而成，所述二极管单元等距离随机分布在MOS单元分布的几何图形中，二极管单元与左右相邻的两个单元分布排列为以下情形之一:①MOS单元、二极管单元、MOS单元；②MOS单元、二极管单元、二极管单元；③二极管单元、二极管单元、二极管单元；相邻的MOS单元和二极管单元之间用厚膜二氧化硅隔离，相邻的二极管单元和二极管单元之间用厚膜二氧化硅隔离，相互独立。 作为本专利技术中二极管单元的限定:所述两个二极管链中的二极管单元完全相同，结构形式为以下情形之一:1、第一种结构包括从下至上依次层叠的η+衬底层、Π-外延层，在η-外延层的顶端自上而下延伸有P+区，和p-Body区，所述p-Body区设于ρ+区的四周，在p-Body区的顶端自上而下延伸有η+区，所述η+区和ρ+区分别为二极管单元的阴极K和阳极A ;I1、第二种结构包括从下至上依次层叠的η+衬底层、η-外延层、在η-外延层的顶端自上而下延伸设有P+区，在ρ+区的顶端自上而下延伸有η+区，所述η+区和ρ+区分别为二极管单元的阴极K和阳极A ; II 1、第三种结构包括从下至上依次层叠的η+衬底层、η-外延层，在η-外延层的顶端自上而下延伸有P+区，在P+区的顶端自上而下延伸设有若干个η+区，若干个η+区连在一起为二极管单元的阴极K，ρ+区作为二极管的阳极Α。 作为对本专利技术中二极管单元的进一步限定:所述第二种结构中P+区设于Π+区下层和四周，所述P+区也可以用P-区来取代；第三种结构中的若干个η+区依次交替设于ρ+区上方，所述ρ+区也可以用P-区来取代。 作为对本专利技术中二极管单元的更进一步限定:所述二极管单元面积为MOS单元面积的整数倍，二极管单元的阴极和阳极用金属互连层相连，一组二极管链的终端阳极与另一组二极管链的终端阴极相连，其终端阴极则与另一组二极管链的终端阳极相连，两组二极管链的连接点分别与功率MOS结构的栅极和源极相连。 本专利技术还有一种限定:所有的MOS单元与所有的二极管单元共用同一个η+衬底层和η-外延层，所述η+衬底层作为功率MOS结构的漏极D。 由于采用了上述的技术方案，本专利技术与现有技术相比，所取得的技术进步在于:(1)本专利技术所述的集成式二极管链功率MOS防静电保护结构，采用两组二极管链反向并联后接到功率MOS结构的栅极和源极，利用二极管的正向开启电压来进行ESD防护，寄生效应小、防护效果更好、更可靠；(2)本专利技术的集成式二极管链功率MOS防静电保护结构的二极管单元与MOS单元同处于η-外延层上，本文档来自技高网...

【技术保护点】
一种集成式二极管链功率MOS防静电保护结构，其特征在于：它包括由若干个MOS单元一起构成的功率MOS结构，和由两组反向并联的二极管链构成的ESD保护结构，所述ESD保护结构的等效输出端并接在所述功率MOS结构的栅极和源极两端；所述二极管链的开启电压大于功率MOS结构最大栅源工作电压，且小于栅氧化层的最小击穿电压。

【技术特征摘要】

【专利技术属性】
技术研发人员：赵建明，徐开凯，廖智，黄平，赵国，钟思翰，徐彭飞，胡兴微，蒋澎湃，
申请(专利权)人：电子科技大学，四川蓝彩电子科技有限公司，四川绿然电子科技有限公司，上海朕芯微电子科技有限公司，
类型：发明
国别省市：四川;51