一种对1394总线事件消息定时发送的处理方法及电路技术

本发明专利技术属于计算机硬件控制领域，涉及一种1394总线事件消息定时发送的处理方法及电路。本发明专利技术提供一种满足1394协议的消息的定时发送的电路包括寄存器模块(Register)，直接内存存取接口模块，直接内存存取控制模块(DMA_ctrl)，链路层主机接口模块(LLC_Hst_Int)，数据搬运接口模块(DM_Interface)，控制模块(Control)和DPRAM控制模块(DPRAM_ctrl),以及发送缓冲模块(TX_FIFO)。各模块连接关系：控制模块接收来自寄存器、链路层主机接口、DM接口单元的信息，并通过配置表DPRAM接口读取配置表内容，向直接内存存取控制模块发送控制命令；直接内存存取控制模块则负责通知DPRAM控制模块将数据缓冲DPRAM中的数据包传送给发送缓冲模块；发送缓冲模块通过对包进行VPC校验插入处理，送至DM接口单元。

【技术实现步骤摘要】

本专利技术属于计算机硬件控制领域，涉及一种1394总线事件消息定时发送的处理方法及电路。
技术介绍
按照SAE AS5643标准执行的1394总线异步流消息传输时间预配置，传输时间是确定的。但事件消息是随机请求发送的，AS5643协议要求1394总线带宽预分配，即要求在1394总线上传输的消息定时发送。现有技术未公开在事件消息的不定时请求情况下，如何将此类事件消息按照AS5643协议，在1394总线上实现定时发送。
技术实现思路
本专利技术提供一种对1394总线事件消息的定时发送的处理方法及电路，满足AS5643协议对1394总线消息带宽预分配的要求。本专利技术的解决方案是：该对1394总线事件消息定时发送的电路，包括寄存器模块(Register)，直接内存存取接口模块(主机DMA接口)，直接内存存取控制模块(DMA_ctrl)，链路层主机接口模块(LLC_Hst_Int)，数据搬运接口模块(DM_Interface)，控制模块(Control)和DPRAM控制模块(DPRAM_ctrl),以及发送缓冲模块(TX_FIFO)；所述控制模块的输入端分别与寄存器模块，数据搬运接口模块的输出端连接，控制模块的输出端与链路层主机接口模块，直接内存存取接口模块，直接内存存取控制模块的输入端连接，控制模块的输入端同时用于读取配置表信息，所述直接内存存取控制模块的输出端与直接内存存取模块和DPRAM控制模块的输入端连接，所述直接内存存取模块的输出端与数据缓冲DPRAM模块的输入端连接，数据缓冲DPRAM模块的输出端与连接DPRAM控制模块的输入端连接，DPRAM控制模块的输出端通过发送缓冲模块与Link层芯片DM接口单元模块的输入端连接，DM接口单元模块的输出端用于将数据包发送至链路层芯片，链路层主机接口模块与链路层芯片连接。上述直接内存存取控制模块根据控制模块的控制信号，在数据包已填入主存等待发送情况下，负责通知直接内存存取模块请求将要发送的数据包从主存相应位置中取出，传递给数据缓冲DPRAM模块，然后根据获取的配置表信息，在预设的该数据包发送偏移时刻送入Link层芯片DM接口单元模块完成数据包发送。该对1394总线事件消息定时发送的方法，包括以下步骤：1]当有事件消息时，主机软件更新该条消息的头指针；2]直接内存存取控制模块检查事件消息的头尾指针和更新标识，判断本条消息是否需要搬移，若头尾指针不相同且更新标识未更新，表示该消息已被主机软件更新且未搬移至DPRAM中，则转入步骤3处理；若头尾指针相同和/或更新标识已更新则继续轮询下一条消息；3]直接内存存取控制模块启动直接内存存取模块，将事件消息搬移至数据缓冲DPRAM模块的指定位置，搬移后更新该事件消息的数据包更新标识；4]控制模块读取配置表信息，在事件消息发送偏移时刻检查此消息的数据包更新标识是否置位，若被置位表示该消息已搬移完成，则转入步骤5处理，若未置位则表示该消息未更新不需要发送，则继续轮询下一条消息；5]DPRAM控制模块检测到置位后，将已搬移至数据缓冲DPRAM模块中的事件消息的数据包的相应地址数据取出并封装为AS5643协议规定的包格式，同时计算该数据包的VPC校验码；6]DPRAM控制模块将经步骤5处理完的数据填写至发送缓冲模块，填写完成后填入VPC校验码；7]Link层芯片DM接口单元模块检测到发送缓冲模块“非空”后，将数据从发送缓冲模块中取出，并按照链路层芯片DM接口时序要求填写至链路层芯片；8]当链路层芯片返回该数据包发送完成标志后，更新该消息的尾指针，完成一次消息发送。上述步骤7中具体是：在发送消息状态下，Link层芯片DM接口单元模块模块将直接内存存取控制模块存入发送缓冲中的数据信息，抽取并构造成满足链路层主机接口模块时序的数据包，并根据控制单元传来的控制信号，发送至链路层芯片。上述步骤4中，控制模块从片内配置表区读取配置表，根据配置表和相应寄存器的配置信息，以及通过Link层芯片DM接口单元模块和链路层主机接口模块反馈的Link层芯片工作状态信息产生相应的控制信号。本专利技术的优点在于：本专利技术提供一种满足对1394总线事件消息定时发送的处理电路及方法。可使随机请求发送的事件消息，在1394总线上定时发送，以满足AS5643协议对1394总线消息带宽预分配的要求。附图说明图1是本专利技术的AS5643内部模块调用关系图；图2是本专利技术的发送流程图。具体实施方式下面结合附图和具体实施例，对本专利技术的技术方案进行清楚、完整地表述。显然，所表述的实施例仅是本专利技术一部分实施例，而不是全部的实施例，基于本专利技术中的实施例，本领域技术人员在没有做出创造性劳动前提所获得的所有其他实施例，都属于本专利技术的保护范围。该对1394总线事件消息定时发送的电路，包括寄存器模块(Register)，直接内存存取控制模块(DMA_ctrl)，链路层主机接口模块(LLC_Hst_Int)，数据搬运接口模块(DM_Interface)，控制模块(Control)和DPRAM控制模块(DPRAM_ctrl),以及发送缓冲模块(TX_FIFO)；所述控制模块的输入端分别与寄存器模块，数据搬运接口模块的输出端连接，控制模块的输出端与链路层主机接口模块，直接内存存取控制模块的输入端连接，控制模块的输入端同时用于读取配置表信息，所述直接内存存取控制模块的输出端与直接内存存取模块和DPRAM控制模块的输入端连接，所述直接内存存取模块的输出端与数据缓冲DPRAM模块的输入端连接，数据缓冲DPRAM模块的输出端与连接DPRAM控制模块的输入端连接，DPRAM控制模块的输出端通过发送缓冲模块与Link层芯片DM接口单元模块的输入端连接，DM接口单元模块的输出端用于将数据包发送至链路层芯片，链路层主机接口模块与链路层芯片连接。控制逻辑如下：控制模块从片内配置表区读取配置表，根据配置表和相应寄存器的配置信息，以及通过Link层芯片DM接口单元模块和链路层主机接口模块反馈的Link层芯片工作状态信息，产生相应的控制命令，并向直接内存存取控制模块发送的控制命令；直接内存存取控制模块则通知DPRAM控制模块将数据缓冲DPRAM中的数据包传送给发送缓冲模块，发送缓冲模块通过对包进行VPC校验插入处理，送至Link层芯片DM接口单元模块。各模块具体功能在发送消息时如下：寄存器模块(R本文档来自技高网...

【技术保护点】
一种对1394总线事件消息定时发送的电路，其特征在于：包括寄存器模块，直接内存存取接口模块，直接内存存取控制模块，链路层主机接口模块，数据搬运接口模块，发送缓冲模块，数据缓冲DPRAM模块，控制模块和DPRAM控制模块；所述控制模块的输入端分别与寄存器模块，直接内存存取接口模块，直接内存存取控制模块的输出端连接，控制模块的输出端与直接内存存取控制模块的输入端连接，控制模块的输入端同时用于读取配置表信息，所述直接内存存取控制模块的输出端与直接内存存取模块和DPRAM控制模块的输入端连接，所述直接内存存取模块的输出端与数据缓冲DPRAM模块的输入端连接，数据缓冲DPRAM模块的输出端与连接DPRAM控制模块的输入端连接，DPRAM控制模块的输出端通过发送缓冲模块与Link层芯片DM接口单元模块的输入端连接，DM接口单元模块的输出端用于将数据包发送至链路层芯片，链路层主机接口模块与链路层芯片连接。

【技术特征摘要】
1.一种对1394总线事件消息定时发送的电路，其特征在于：包括寄存
器模块，直接内存存取接口模块，直接内存存取控制模块，链路层主机接口
模块，数据搬运接口模块，发送缓冲模块，数据缓冲DPRAM模块，控制模
块和DPRAM控制模块；所述控制模块的输入端分别与寄存器模块，直接内
存存取接口模块，直接内存存取控制模块的输出端连接，控制模块的输出端
与直接内存存取控制模块的输入端连接，控制模块的输入端同时用于读取配
置表信息，所述直接内存存取控制模块的输出端与直接内存存取模块和
DPRAM控制模块的输入端连接，所述直接内存存取模块的输出端与数据缓冲
DPRAM模块的输入端连接，数据缓冲DPRAM模块的输出端与连接DPRAM
控制模块的输入端连接，DPRAM控制模块的输出端通过发送缓冲模块与
Link层芯片DM接口单元模块的输入端连接，DM接口单元模块的输出端用
于将数据包发送至链路层芯片，链路层主机接口模块与链路层芯片连接。
2.根据权利要求1所述的对1394总线事件消息定时发送的电路，其特
征在于：所述直接内存存取控制模块根据控制模块的控制信号，在发送数据
包情况下，负责通知直接内存存取模块请求将要发送的数据包从主存相应位
置中取出，传递给数据缓冲DPRAM模块，然后送入Link层芯片DM接口单
元模块完成数据包发送。
3.一种对1394总线事件消息定时发送的方法，其特征在于，包括以下
步骤：
1]当有事件消息时，主机软件更新某条消息的头指针；
2]直接内存存取控制模块检查事件消息的头尾指针和更新标识，判断本条
消息是否需要搬移，若头尾指针不相同且更新标识未更新，表示该消息已被
主机软件更新且未搬移至DPRAM中，则转入步骤3处理；若头尾指针相同
和/或更新标...

【专利技术属性】
技术研发人员：王宣明，韩炜，杨峰，蔡叶芳，张少锋，魏艳艳，
申请(专利权)人：中国航空工业集团公司第六三一研究所，
类型：发明
国别省市：陕西;61