一种配电控制器制造技术

本发明专利技术提供一种配电控制器，包括：串行指令接收电路，接收来自总线的差分信号，输出第一信号；接收来自串行指令解码电路的第二信号和第三信号，输出差分信号；遥控驱动电路，接收串行指令解码电路输出的供电通断信号，输出OC指令，控制供电开关的闭合和断开；所述遥控驱动电路，接收串行指令解码电路输出的单体均衡控制信号，输出电平指令，控制蓄电池组单体均衡控制电路的闭合和断开；模拟量选通采集电路，接收串行指令解码电路输出的模拟量选通采集信号，通过多路选择器选通相应的模拟量采集通道，模拟量经A/D转换后向串行指令解码电路输出第四信号。本发明专利技术优化了指令传输路径，减小了设备的重量，降低了低频电缆网的复杂度。

【技术实现步骤摘要】
-种配电控制器
本专利技术属于卫星供配电领域，尤其涉及一种适用于卫星的新型配电控制器。
技术介绍
卫星配电控制器是指根据卫星的任务要求，接收星务计算机发送的数据指令，完 成对卫星的电源管理和功率配送的控制系统。 通常情况下，卫星配备有配电器和电源下位机两个用于配电系统管理的设备。配 电器接收外来指令控制供电开关的闭合和断开，从而实现对载荷的功率配送控制，电源下 位机完成对配电器的管理及对蓄电池组的均衡控制。其中，由于卫星在环境复杂的外太空 工作，受到各种福射影响，为保障卫星能够更好的工作并达到最佳的性能指标，卫星各设备 之间涉及到的指令的传输与模拟量的采集都通过专业设计的导线进行连接，该些导线之间 的连接关系W及导线本身的质量在卫星系统中通常需要被考虑。 基于发射卫星成本的考虑，W及集成电路技术的发展，卫星越来越趋于小型化。针 对小型卫星和微小型卫星的市场需求日益胚盛，由此一方面对卫星各项性能、指标、复杂度 提出了更高要求，一方面对卫星的重量、功耗、体积等做出更多限制。 基于上述理由，本专利技术将卫星配电系统中的配电器与电源下位机进行整合，提出 了一种配电控制器，该配电控制器对接收到的串行指令解码，并根据解码后的串行指令输 出0C指令、电平指令、多路模拟量的选通采集指令。既能实现载荷的功率配送管理，又能实 现对配电器的管理及对蓄电池组的均衡控制。将原卫星中的配电器和电源下位机的功能合 二为一，降低了卫星配电系统的重量；同时，经整合之后的配电控制器减少了各部件之间的 连接，降低了内部所需的导线，例如低频电缆，的重量和复杂度，对卫星供配电系统的简化 具有重要意义。
技术实现思路
为了克服现有技术中的缺陷，本专利技术提供一种配电控制器，旨在通过对串行指令 进行解码后对载荷进行加断电控制、对电源进行充放电控制和对蓄电池组进行均衡管理， 从而解决了设备重、体积大、低频电缆网复杂，不利于在卫星系统，尤其是小卫星、微小卫星 系统中应用的问题。 为实现W上技术目的，本专利技术的技术方案是： -种配电控制器，所述电路包括串行指令接收电路、串行指令解码电路、遥控驱动 电路和模拟量选通采集电路， 其中，所述串行指令接收电路，接收来自总线的差分信号，输出第一信号；接收来 自所述串行指令解码电路的第二信号和第H信号，输出到外部设备的串行差分信号； 所述串行指令接收电路输出的所述第一信号经串行指令解码电路解码后输出供 电通断信号、单体均衡控制信号或模拟量选通采集信号； 所述遥控驱动电路接收串行指令解码电路输出的供电通断信号，所述供电通断信 号经驱动放大后输出oc指令，控制供电开关的闭合和断开； 所述遥控驱动电路接收串行指令解码电路输出的单体均衡控制信号，所述单体均 衡控制信号经驱动放大后输出电平指令，控制蓄电池组单体均衡控制电路的闭合和断开； 所述模拟量选通采集电路接收串行指令解码电路输出的模拟量选通采集信号，所 述模拟量选通采集信号经信号放大后，选通多路选择器相应的模拟量采集通道，信号经A/D 转换后输出第四信号。 进一步的，所述串行指令接收电路包括差分总线接收器和差分总线驱动器。 [00巧]所述差分总线接收器的INA+和INA-端并联有平衡电阻，接收经RS422总线传输 的差分信号，差分总线接收器的0UTA端输出第一信号，与串行指令解码电路相连。所述差 分总线驱动器的INA接收第二信号，与串行指令解码电路相连，0UTA和0 U T iT输出差分 信号。所述差分总线驱动器的A/BCOTL端接收第H信号，与串行指令解码电路（2)电性相 连。 进一步的，所述串行指令解码电路包含FPGA (D4XFPGA配置电路（6XRAM存储器 (D8 )和晶振电路（5 )。 所述RAM存储器（D8)的地址输入端A0?A15与FPGA (D4)的I/O端电性相 连；所述RAM存储器（D8)的数据输入/输出端1/00?1/015与FPGA (D4)的I/O端电 性相连；所述RAM存储器（D8)的数据输入/输出端1/00?1/015与模拟量选通采集电 路（4)电性相连，接收模拟量选通采集电路的第四信号；所述RAM存储器（D8)的使能端 (瓦、0H、WH、品、而）与FPGA (D4)的I/O端电性相连;所述FPGA (D4)的第59、144 和1551/0管脚与所述串行指令接收电路电性相连；所述FPGA的第791/0管脚与遥控驱动 电路（3)电性相连；所述FPGA配置电路（6)与FPGA (D4)电性连接；所述晶振电路通过限 流电阻R66和R67与FPGA (D4)电性连接。 进一步的，所述晶振电路（5)的晶振G1的Vcc端同时连接第一上拉电阻（R64)和 第二上拉电阻（R65)的一端，第一上拉电阻（R64)和第二上拉电阻（R65)的另一端连接至 +5V电源；第一滤波电容（C15)与晶振（G1)的GND端短接在一起，然后接地DGND，第二滤波 电容（C16)的一端与第一滤波电容（C15)串联，第二滤波电容（C16)的另一段连接到晶振 G1的Vcc端；所述晶振电路的晶振（G1)的CLK端同时与第一限流电阻（R66)、第二限流电 阻（R67)连接，所述第一限流电阻（R66)和所述第二限流电阻（R67)与FPGA的CLK端电性 连接，晶振为FPGA提供工作时钟频率。 进一步的，所述FPGA配置电路（6)配置芯片（D3)的VCCS化和VPPS化端连接至 DGND，第H滤波电容（C19)的一端连接至DGND，另一端与第四滤波电容（C20)串联；所述配 置芯片（D3)的VPP端和VCC端通过第H上拉电阻（R69)和第四上拉电阻（R70)连接至巧V 电源，第H上拉电阻（R69)和第四上拉电阻（R70)并联；VPP端与第四滤波电容（C20)连接， VPP端通过第H限流电阻（R62)与配置芯片（D3)的0E端连接，VPP端通过第四限流电阻 (R61)与配置芯片（D3)的nCS端连接，VPP端通过第五限流电阻（贴9)与配置芯片（D3)的 nlWT-CONF端连接，配置芯片值3)的0E端、nCS端、nlWT-CONF端、DATA端和D化K分别 与FPGA电性相连。 所述遥控驱动电路包括0C指令输出驱动电路和电平指令输出驱动电路。 进一步的，所述OC指令输出驱动电路隔离二极管V7的阴极与FPGA (D4)的I/O 端电性相连，接收控制信号，电阻R94、电阻R95分别与隔离二极管V7的阳极电性相连，电阻 R94与H极管V10的基极连接，电阻R95与H极管VII的基极连接，V10的集电极与VII的 集电极连接，输出0C指令，控制供电开关的闭合与断开。所述电平指令输出驱动电路结构 与所述0C指令输出驱动电路相同，不再费述。 所述模拟量选通采集电路包含多路选择器、放大器和A/D转换器。 进一步的，所述多路选择器（U1)的S1?S16端通过电阻与要采集的模拟量连接， 共可实现16路模拟量的选通采集；所述多路选择器的使能端EN通过上拉电阻R43与巧V 电源连接；所述多路选择器的A0?A3与串行指令解码电路（2)电性相连，完成模拟量的采 集通道选择；所述多路选择器（U1)的0U本文档来自技高网...

【技术保护点】
一种配电控制器，适用于卫星的配电控制、蓄电池均衡管理、模拟量采集，其特征在于，所述电路包括：一串行指令接收电路（1）；一串行指令解码电路（2）；一遥控驱动电路（3）；一模拟量选通采集电路（4）；所述串行指令接收电路（1），接收来自总线的差分信号，输出第一信号；接收来自所述串行指令解码电路（2）的第二信号和第三信号，输出到外部设备的串行差分信号；所述串行指令接收电路（1）输出的所述第一信号经串行指令解码电路（2）解码后输出供电通断信号、单体均衡控制信号或模拟量选通采集信号；所述遥控驱动电路（3）接收串行指令解码电路（2）输出的供电通断信号，所述供电通断信号经驱动放大后输出OC指令，控制供电开关的闭合和断开；所述遥控驱动电路（3）接收串行指令解码电路（2）输出的单体均衡控制信号，所述单体均衡控制信号经驱动放大后输出电平指令，控制蓄电池组单体均衡控制电路的闭合和断开；所述模拟量选通采集电路（4）接收串行指令解码电路（2）输出的模拟量选通采集信号，选通多路选择器相应的模拟量采集通道，所述模拟量经放大后进行A/D转换，向串行指令解码电路（2）输出第四信号。

【技术特征摘要】
1. 一种配电控制器，适用于卫星的配电控制、蓄电池均衡管理、模拟量采集，其特征在 于，所述电路包括： 一串行指令接收电路（1); 一串行指令解码电路（2); 一遥控驱动电路（3); 一模拟量选通采集电路（4); 所述串行指令接收电路（1)，接收来自总线的差分信号，输出第一信号；接收来自所述 串行指令解码电路（2)的第二信号和第H信号，输出到外部设备的串行差分信号； 所述串行指令接收电路（1)输出的所述第一信号经串行指令解码电路（2)解码后输出 供电通断信号、单体均衡控制信号或模拟量选通采集信号； 所述遥控驱动电路（3)接收串行指令解码电路（2)输出的供电通断信号，所述供电通 断信号经驱动放大后输出0C指令，控制供电开关的闭合和断开； 所述遥控驱动电路（3)接收串行指令解码电路（2)输出的单体均衡控制信号，所述单 体均衡控制信号经驱动放大后输出电平指令，控制蓄电池组单体均衡控制电路的闭合和断 开； 所述模拟量选通采集电路（4)接收串行指令解码电路（2)输出的模拟量选通采集信 号，选通多路选择器相应的模拟量采集通道，所述模拟量经放大后进行A/D转换，向串行指 令解码电路（2)输出第四信号。2. 根据权利要求1所述配电控制器，其特征在于，所述串行指令接收电路（1)包括差分 总线接收器和差分总线驱动器，其中： 所述差分总线接收器的INA+端和INA-端并联有平衡电阻，接收经RS422总线传输的 差分信号；差分总线接收器的OUTA端与所述串行指令解码电路（2)电性相连，输出第一信 号； 所述差分总线驱动器的INA端与串行指令解码电路（2)电性相连，接收第二信号； 所述差分总线驱动器的A/BCOTL端与串行指令解码电路（2)电性连接，接收第H信号， 所述差分总线驱动器的OUTA端和端输出到外部设备的串行差分信号。3. 根据权利要求1所述配电控制器，其特征在于，所述串行指令解码电路包含FPGA (D4 )、FPGA配置电路（6 )、RAM存储器（D8 )和晶振电路（5 )，所述RAM存储器（D8 )的地址输 入端（A0?A15)与FPGA (D4)的第一组I/O端（43-58)电性相连；所述RAM存储器（D8)的 数据输入/输出端（1/00?1/015)与FPGA (D4)的第二组I/O端（19-34)电性相连；所述 RAM存储器（D8)的数据输入/输出端（1/00?1/015)与模拟量选通采集电路电性相连，接 收模拟量选通采集电路的第四信号；所述RAM存储器（D8)的使能端(XK、（化、\化、LB、 UB)与FPGA (D4)的第H组I/O端（65、66、67、68、70)电性相连；所述FPGA配置电路（6)与 FPGA (D4)电性连接；所述晶振电路（5)通过第一限流电阻（R66)和第二限流电阻（R67)与 FPGA (D4)电性连接，第一限流电阻（R66)和第二限流电阻（R67)并联。4. 根据权利要求3所述配电控制器，所述晶振电路（5)的晶振G1的Vcc端同时连接 第一上拉电阻（R64)和第二上拉电阻（R65)的一端，第一上拉电阻（R64)和第二上拉电阻 (R65)的另一端连接至巧V电源；第一滤波电容（C15)与晶振（GO的GND端短接在一起，然 后接地DGND，第二滤波电容（C16)的一端与第一滤波电容（C15)串联，第二滤波电容（C16) 的另一段连接到晶振G1的Vcc端；所述晶振电路的晶振（G1)的CLK端同时与第一限流电 阻（R66 )、第二限流电阻（R67 )连接，所述第一限流电阻（R66 )和所述第二限流电阻（R67 )与 FPGA的化K端电性连接，晶振为FPGA提供工作时钟频率。5. 根据权利要求3所述配电控制器，所述FPGA配置电路（6)配置芯片（D3)的VCCS化 和VPPS化端连接至DGND，第H滤波电容（C19 )的一端连接至DGND，另一端与第四滤波电容 (C20)串联；所述配置芯片（D3)的VPP端和VCC端通过第H上拉电阻（R69)和第四上拉电 阻...

【专利技术属性】
技术研发人员：吕红强，张迎春，薛力军，赵建伟，保玲，樊琪，
申请(专利权)人：深圳航天东方红海特卫星有限公司，
类型：发明
国别省市：广东;44