半导体功率元件及其半导体结构制造技术

一种半导体功率元件及其半导体结构，该半导体功率元件的半导体结构包括基材、绝缘层、及源极导电层。基材自其顶面蚀刻形成有第一沟槽，而顶面位于第一沟槽两旁的部位定义为两个顶接触面。绝缘层填充于部分第一沟槽，且第一沟槽未填充绝缘层的部位，其两内侧壁未接触于绝缘层且分别定义为两个侧接触面。源极导电层埋设于绝缘层中。其中，两个顶接触面与两个侧接触面用以与金属层连接，以形成半导体功率元件的肖特基位障界面。藉此，本发明专利技术的半导体结构能通过形成侧接触面以增加肖特基位障界面的面积，进而利于缩小半导体功率元件的尺寸。

【技术实现步骤摘要】
半导体功率元件及其半导体结构
本专利技术涉及一种半导体元件，且特别涉及一种半导体功率元件及其半导体结构。
技术介绍
由于结势鱼肖特基(junct1n barrier Schottky, JBS)构造在电流过大时，易使其顺向偏压(Vf)上升且产生本体二极管效应(body d1de effect)，进而影响效果。因此，半导体功率元件开始采用沟槽式金属氧化物半导体势鱼肖特基(trench MOS barrierSchotty, TMBS)结构，以便避免产生本体二极管效应，进而具有较稳定的效果。 然而，惯用沟槽式金属氧化物半导体势垒肖特基构造的肖特基位障界面通常仅位于磊晶层顶面，使得在必须具有特定面积的肖特基位障界面的前提下，惯用的沟槽式金属氧化物半导体势垒肖特基构造所需占用的体积比例将过大。于是，本专利技术人有感上述缺陷的可改善，乃特潜心研究并配合学理的运用，终于提出一种设计合理且有效改善上述缺陷的本专利技术。
技术实现思路
本专利技术实施例在于提供一种半导体功率元件及其半导体结构，其相较于采用已知沟槽式金属氧化物半导体势垒肖特基构造的半导体功率元件来说，能进一步缩小半导体功率元件的尺寸。 本专利技术实施例提供一种半导体功率元件，其特征在于，包括:一半导体结构，定义有一屏蔽栅极区块以及一位于该屏蔽栅极区块旁的沟槽式金属氧化物半导体势垒肖特基(TMBS)区块，该半导体结构包含:一基材，其具有一顶面，且该基材位于该沟槽式金属氧化物半导体势垒肖特基区块内的部位自该顶面蚀刻形成有一第一沟槽，而该顶面位于该沟槽式金属氧化物半导体势垒肖特基区块内，且在该第一沟槽两旁的部位定义为两个顶接触面；一绝缘层，其填充于部分该第一沟槽，且该第一沟槽未填充该绝缘层的部位，其两个内侧壁未接触于该绝缘层且分别定义为两个侧接触面；及一源极导电层，其埋设于该绝缘层中；以及一金属层，其一体地覆盖于该半导体结构的屏蔽栅极区块与沟槽式金属氧化物半导体势垒肖特基区块上，且该金属层连接该两个顶接触面与该两个侧接触面，以使该两个顶接触面与该两个侧接触面形成该半导体功率元件的肖特基位障界面(Schottky barrierinterface)。 优选地，该基材位于该沟槽式金属氧化物半导体势垒肖特基区块内的部位自该顶面蚀刻形成有两个第二沟槽，该两个第二沟槽分别位于该第一沟槽的两侧，且该绝缘层填充于部分的每一第二沟槽，而每一第二沟槽未填充该绝缘层的部位，其邻近该第一沟槽的内侧壁未接触于该绝缘层且定义为一延伸接触面，该金属层连接该两个延伸接触面，以使该两个顶接触面、该两个侧接触面、及该两个延伸接触面形成该半导体功率元件的肖特基位障界面。 本专利技术实施例另外提供一种半导体功率元件的半导体结构，其特征在于，该半导体结构上覆盖有一金属层，且该半导体结构包括:一基材，其具有一顶面，且该基材自该顶面蚀刻形成有一第一沟槽，而该顶面位于该第一沟槽两旁的部位定义为两个顶接触面；一绝缘层，其填充于部分该第一沟槽，且该第一沟槽未填充该绝缘层的部位，其两个内侧壁未接触于该绝缘层且分别定义为两个侧接触面；以及一源极导电层，其埋设于该绝缘层中；其中，该两个顶接触面与该两个侧接触面用以连接于一金属层，以使该两个顶接触面与该两个侧接触面形成该半导体功率元件的肖特基位障界面。 综上所述，本专利技术实施例所提供的半导体功率元件及其半导体结构，其能通过基材形成与金属层接触的侧接触面，以提升半导体功率元件的肖特基位障界面的面积，进而利于缩小半导体功率元件的尺寸。 为使能更进一步了解本专利技术的特征及
技术实现思路
，请参阅以下有关本专利技术的详细说明与附图，但是这些说明与附图仅用来说明本专利技术，而非对本专利技术的权利要求范围作任何的限制。 【附图说明】 图1为本专利技术半导体功率元件的制造方法的步骤SllO剖视示意图。 图2为本专利技术半导体功率元件的制造方法的步骤S120剖视示意图。 图3为本专利技术半导体功率元件的制造方法的步骤S130剖视示意图。 图4为本专利技术半导体功率元件的制造方法的步骤S140剖视示意图。 图5为本专利技术半导体功率元件的制造方法的步骤S150剖视图。 图6为本专利技术半导体功率元件的制造方法的步骤S160剖视示意图。 图7为本专利技术半导体功率元件的制造方法的步骤S150’剖视示意图。 图8为本专利技术半导体功率元件的制造方法的步骤S160’剖视示意图。 【符号说明】 100半导体功率元件 I半导体结构 11 基材 111 基底 112磊晶层 1121 沟槽 1122 第一沟槽 1123 第二沟槽 1124接触塞沟槽 1125栅极沟槽 1126顶接触面 1127侧接触面 1128延伸接触面 113基体掺杂区 114源极/漏极区 12绝缘层 13源极导电层 14栅极导电层 15第一接触塞 16第二接触塞 2光阻层 21 开口 3金属层 4钝化层 A沟槽式金属氧化物半导体势垒肖特基区块 B屏蔽栅极区块 BI终端区域 B2晶胞区域 【具体实施方式】 请参阅图1至图8,其为本专利技术的一实施例，需先说明的是,本实施例对应图示所提及的相关数量，仅用以具体地说明本实施例的实施方式，以便于了解其内容，而非用以局限本专利技术的权利要求范围。 本实施例提供一种半导体功率元件100，下述将先说明半导体功率元件100的制造方法，而为便于理解，本实施例以半导体功率元件100的一单元区域为例，并搭配各步骤的剖视图作一说明。其中，在参阅每一步骤所对应的图示时，并请根据需要一并参考其他步骤的图示。而有关半导体功率元件100的制造方法的步骤大致说明如下: 步骤SllO:如图1所示，蚀刻一基材11的顶面以形成多个沟槽1121，并在这些沟槽1121内沉积绝缘材料以形成一绝缘层12,使这些沟槽1121的下半部位填充上述绝缘层12，且将一源极导电层13埋置于上述绝缘层12内。 其中，所述基材11包括一基底111及形成于基底111上的一嘉晶层112。在本实施例中，所述基底111为N+型掺杂，而磊晶层112为N—型掺杂。所述绝缘层12的材质可以是氧硅化合物或其他介电材质所构成，而源极导电层13的材质可以是掺杂多晶硅(dopedpoly-silicon),但不受限于此。 再者，所述基材11能大致界定出一屏蔽栅极(shielding gate)区块B及一位于屏蔽栅极区块B旁的沟槽式金属氧化物半导体势鱼肖特基(trench MOS barrier Schotty,TMBS)区块A，上述屏蔽栅极区块B包含有一晶胞区域B2与一终端区域BI，且晶胞区域B2位于终端区域BI与沟槽式金属氧化物半导体势垒肖特基区块A之间。 其中，这些沟槽1121根据不同区块与区域而区分定义如下:位于沟槽式金属氧化物半导体势垒肖特基区块A的沟槽1121定义为一第一沟槽1122及位于第一沟槽1122两侧的两个第二沟槽1123 ;位于终端区域BI的沟槽1121定义为一接触塞沟槽1124 ;位于晶胞区域B2的沟槽1121定义为两个栅极沟槽1125。 更详细地说，在源极导电层13上方的绝缘层12部位是使用低温氧化沉积(lowtemperature oxide deposit1n,LTO de本文档来自技高网...

【技术保护点】
一种半导体功率元件，其特征在于，所述半导体功率元件包括：一半导体结构，定义有一屏蔽栅极区块以及一位于所述屏蔽栅极区块附近的沟槽式金属氧化物半导体势垒肖特基区块，所述半导体结构包含：一基材，具有一顶面，且所述基材的位于所述沟槽式金属氧化物半导体势垒肖特基区块内的部位自所述顶面蚀刻形成有一第一沟槽，而所述顶面位于所述沟槽式金属氧化物半导体势垒肖特基区块内且在所述第一沟槽两侧的部位定义为两个顶接触面；一绝缘层，填充于所述第一沟槽的一部分，且所述第一沟槽的未填充所述绝缘层的部位的两个内侧壁未与所述绝缘层接触且分别定义为两个侧接触面；及一源极导电层，埋设于所述绝缘层中；以及一金属层，一体地覆盖于所述半导体结构的屏蔽栅极区块与所述沟槽式金属氧化物半导体势垒肖特基区块上，且所述金属层连接所述两个顶接触面与所述两个侧接触面，以使所述两个顶接触面与所述两个侧接触面形成所述半导体功率元件的肖特基位障界面。

【技术特征摘要】
1.一种半导体功率元件，其特征在于，所述半导体功率元件包括: 一半导体结构，定义有一屏蔽栅极区块以及一位于所述屏蔽栅极区块附近的沟槽式金属氧化物半导体势垒肖特基区块，所述半导体结构包含: 一基材，具有一顶面，且所述基材的位于所述沟槽式金属氧化物半导体势垒肖特基区块内的部位自所述顶面蚀刻形成有一第一沟槽，而所述顶面位于所述沟槽式金属氧化物半导体势垒肖特基区块内且在所述第一沟槽两侧的部位定义为两个顶接触面； 一绝缘层，填充于所述第一沟槽的一部分，且所述第一沟槽的未填充所述绝缘层的部位的两个内侧壁未与所述绝缘层接触且分别定义为两个侧接触面；及 一源极导电层，埋设于所述绝缘层中；以及 一金属层，一体地覆盖于所述半导体结构的屏蔽栅极区块与所述沟槽式金属氧化物半导体势垒肖特基区块上，且所述金属层连接所述两个顶接触面与所述两个侧接触面，以使所述两个顶接触面与所述两个侧接触面形成所述半导体功率元件的肖特基位障界面。2.根据权利要求1所述的半导体功率元件，其特征在于，所述两个侧接触面分别垂直于所述两个顶接触面，且所述两个侧接触面的总面积大于或等于所述两个顶接触面的总面积。3.根据权利要求1所述的半导体功率元件，其特征在于，所述屏蔽栅极区块包含有一晶胞区域与一终端区域，且所述晶胞区域位于所述终端区域与所述沟槽式金属氧化物半导体势垒肖特基区块之间，所述基材的位于所述终端区域内的部位蚀刻形成有一接触塞沟槽，所述绝缘层填充于所述接触塞沟槽；所述半导体结构包含一第一接触塞，所述第一接触塞埋设于所述接触塞沟槽内的绝缘层的部位，且所述第一接触塞的一端连接于所述第一接触塞所埋置的所述绝缘层的部位内的源极导电层，所述第一接触塞的另一端则连接于所述金属层。4.根据权利要求3所述的半导体功率元件，其特征在于，所述基材的位于所述晶胞区域内的部位蚀刻形成有一栅极沟槽，所述绝缘层填充于所述栅极沟槽且覆盖于所述基材上；所述半导体结构具有一栅极导电层与两个第二接触塞，所述栅极导电层埋设于所述栅极沟槽内的绝缘层的部位，所述栅极沟槽内的所述栅极导电层与所述源极导电层呈上下间隔排列的设置，且所述栅极导电层相较于所述源极导电层更为接近所述金属层，所述两个第二接触塞位于所述晶胞区域，且所述两个第二接触塞间隔地埋设于所述绝缘层并延伸至所述基材，所述两个第二接触塞的远离所述基材的一端分别连接于所述金...

【专利技术属性】
技术研发人员：李柏贤，
申请(专利权)人：大中积体电路股份有限公司，
类型：发明
国别省市：中国台湾;71