晶片封装体制造技术

本发明专利技术提供一种晶片封装体，包括：一半导体基底，具有一第一表面及与第一表面相对的一第二表面；一介电层，位于半导体基底的第一表面上，其中介电层包括一开口，开口露出一导电垫；一侧边凹陷，至少位于半导体基底的一第一侧边，且由第一表面朝第二表面延伸；一上凹陷，至少位于导电垫外侧的介电层的一侧边；一导线，电性连接导电垫，且延伸至上凹陷及侧边凹陷。本发明专利技术不仅能够有效降低晶片封装体的整体尺寸，还可增加晶片封装体的输出信号的布局弹性。

【技术实现步骤摘要】
晶片封装体
本专利技术有关于一种晶片封装体，特别是有关于以晶圆级封装制程所形成的晶片封装体。
技术介绍
传统晶片封装体的制程涉及多道的图案化制程与材料沉积制程，不仅耗费生产成本，亦需较长的制程时间。 因此，业界亟需更为简化与快速的晶片封装技术。
技术实现思路
本专利技术提供一种晶片封装体，包括:一半导体基底，具有一第一表面及与第一表面相对的一第二表面；一介电层，位于半导体基底的第一表面上，其中介电层包括一开口，开口露出一导电垫；一侧边凹陷，至少位于半导体基底的一第一侧边，且由第一表面朝第二表面延伸；一上凹陷，至少位于导电垫外侧的介电层的一侧边；一导线，电性连接导电垫，且延伸至上凹陷及侧边凹陷。 本专利技术不仅能够有效降低晶片封装体的整体尺寸，还可增加晶片封装体的输出信号的布局弹性。 【附图说明】 图1A绘示出根据本专利技术一实施例的晶片封装体的平面示意图。 图1B绘示出沿着图1A中的剖线1B-1B’的剖面示意图。 图2至6绘示出侧边凹陷的设置的各种实施例的平面示意图。 图7A及8A绘示出具有密封环的晶片封装体的不同实施例的平面示意图。 图7B及8B分别绘示出沿着图7A及8A中的剖线7B-7B’及8B-8B’的剖面示意图。 图9-12绘示出导线的各种实施例的平面示意图。 图13、14Α、15Α、16Α-1、16Α-2及17至22绘示出根据本专利技术一实施例的晶片封装体的制造方法的剖面示意图。 图14B、15B及16B绘示出不同于图14A、15A、16A-1及16A-2的另一实施例的剖面示意图。 其中，附图中符号的简单说明如下: 100半导体基底 100a 第一表面 100b 第二表面 101、102、103、104半导体基底的侧边 110晶片区 120预定切割区 130介电层 150、152 导电垫 160绝缘层 200、200a、200b、210 侧边凹陷 220、230 凹陷 250密封环 250a、250b、250c、250d 密封环的边 300、301、302、305、306、307 导线 303a、303b、304a、304b 导线的部分 401A、401B、402、403A、404 罩幕层 403B图案化罩幕层 410,430 粘着层 420暂时基底 440支撑基底 500晶片封装体 600电路板 610接触垫 620导电结构 Aa、Ab底部面积 Da、Db凹陷深度 SC切割道 X、X’ 距离。 【具体实施方式】 以下将详细说明本专利技术实施例的制作与使用方式。然应注意的是，本专利技术提供许多可供应用的专利技术概念，其可以多种特定型式实施。文中所举例讨论的特定实施例仅为制造与使用本专利技术的特定方式，非用以限制本专利技术的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本专利技术，不代表所讨论的不同实施例及/或结构之间具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。 本专利技术一实施例的晶片封装体可用以封装微机电系统晶片。然其应用不限于此，例如在本专利技术的晶片封装体的实施例中，其可应用于各种包含有源元件或无源元件(active or passive elements)、数字电路或模拟电路(digital or analog circuits)等集成电路的电子元件(electronic components)，例如是有关于光电元件(optoelectronic devices)、微机电系统(Micro Electro Mechanical System ;MEMS)、微流体系统(micro fluidic systems)、或利用热、光线及压力等物理量变化来测量的物理感测器(Physical Sensor)。特别是可选择使用晶圆级封装(wafer scale package ；WSP)制程对影像感测元件、发光二极管(light-emitting d1des ;LEDs)、太阳能电池(solar cells)、射频元件(RF circuits)、加速计(accelerators)、陀螺仪(gyroscopes)、微制动器(microactuators)、表面声波兀件(surface acoustic wave devices)、压力感测器(processsensors)或喷墨头(ink printer heads)等半导体晶片进行封装。 其中上述晶圆级封装制程主要是指在晶圆阶段完成封装步骤后，再予以切割成独立的封装体，然而，在一特定实施例中，例如将已分离的半导体晶片重新分布在一承载晶圆上，再进行封装制程，亦可称之为晶圆级封装制程。另外，上述晶圆级封装制程亦适用于通过堆叠(stack)方式安排具有集成电路的多片晶圆，以形成多层集成电路(mult1-layerintegrated circuit devices)的晶片封装体。 以下配合图1A及1B说明本专利技术一实施例的晶片封装体，其中图1A绘示出根据本专利技术一实施例的晶片封装体的平面示意图，且图1B绘示出沿着图1A中的剖线1B-1B’的剖面示意图。 在本实施例中，晶片封装体包括一半导体基底100、多个导电垫150、一介电层130、一绝缘层160、多个导线300、一侧边凹陷200。半导体基底100具有一第一表面100a及与其相对的一第二表面100b，且包括一晶片区110及围绕晶片区110的一预定切割区120，其中晶片区110内包括一装置区115，如图1A所示。装置区115中可包括(但不限于)感测元件，例如影像感测元件。在一实施例中，半导体基底100为一硅晶圆，以利于进行晶圆级封装。 导电垫150设置于晶片区110内的半导体基底100的第一表面100a上。导电垫150可包括单层或多层的导电层，且通过内部线路(未绘示)而与装置区115电性连接。 介电层130位于晶片区110内的半导体基底100的第一表面100a上，且可包括多层介电层的叠层及/或位于顶部的保护层(passivat1n layer)。介电层130具有开口露出导电垫150，且介电层130还具有一上凹陷，位于导电垫150外侧的介电层130的一侧边(其与半导体基底100的第一侧边101为同一侧)，上凹陷露出半导体基底100的第一表面100a，如图1B所示。 侧边凹陷200位于预定切割区120内。在一实施例中，侧边凹陷200由深侧边凹陷200a及浅侧边凹陷200b组成，其形成阶梯状侧边凹陷。侧边凹陷200位于半导体基底100的第一侧边101，而横跨第一侧边101的全部长度，如图1A所示。侧边凹陷200由第一表面100a朝第二表面100b延伸，如图1B所示。虽然图1A绘示出深侧边凹陷200a及浅侧边凹陷200b皆横跨第一侧边101的全部长度，然而在某些实施例中，可仅有深侧边凹陷200a横跨第一侧边101的全部长度。另外，可以理解的是，图1A及1B中侧边凹陷的数量仅作为范例说明，并不限定于此，其实际数量取决于设计需求。举例来说，在一实施例中，晶片封装体具有仅由深侧边凹陷200a所形成的悬崖状侧边凹本文档来自技高网...

【技术保护点】
一种晶片封装体，其特征在于，包括：一半导体基底，具有一第一表面及与该第一表面相对的一第二表面；一介电层，位于该半导体基底的该第一表面上，其中该介电层包括一开口，该开口露出一导电垫；一侧边凹陷，至少位于该半导体基底的一第一侧边，由该第一表面朝该第二表面延伸；一上凹陷，至少位于该导电垫外侧的该介电层的一侧边；以及一导线，电性连接该导电垫，且延伸至该上凹陷及该侧边凹陷。

【技术特征摘要】
2013.08.12 US 13/964,9991.一种晶片封装体，其特征在于，包括: 一半导体基底，具有一第一表面及与该第一表面相对的一第二表面； 一介电层，位于该半导体基底的该第一表面上，其中该介电层包括一开口，该开口露出一导电垫； 一侧边凹陷，至少位于该半导体基底的一第一侧边，由该第一表面朝该第二表面延伸； 一上凹陷，至少位于该导电垫外侧的该介电层的一侧边；以及 一导线，电性连接该导电垫，且延伸至该上凹陷及该侧边凹陷。2.根据权利要求1所述的晶片封装体，其特征在于，该侧边凹陷还延伸至与该第一侧边相邻的一第二侧边的至少一部分。3.根据权利要求2所述的晶片封装体，其特征在于，该导线延伸至位于该第二侧边的该侧边凹陷。4.根据权利要求3所述的晶片封装体，其特征在于，该导线还从该第二侧边的该侧边凹陷延伸至位于该第一侧边的该侧边凹陷。5.根据权利要求1所述的晶片封装体，其特征在于，该侧边凹陷还延伸至与该第一侧边相邻的两侧边的各至少一部分。6.根据权利要求1所述的晶片封装体，其特征在于，该晶片封装体包括独立的两个侧边凹陷，分别位于该半导体基底的相对两侧边，且各自横跨该侧边的全部长度。7.根据权利要求6所述的晶片封装体，其特征在于，所述侧边凹陷中的至少一个还延伸至相邻的一侧边的至少一部分。8.根据权利要求6所述的晶片封装体，其特征在于，所述侧边凹陷中的至少一个还延伸至相邻的两侧边的各至少一部分。9.根据权利要求1所述的晶片封装体，其特征在于，该晶片封装体包括连续的多个凹陷，所述凹陷位于该导电垫外侧，且其中每一凹陷的一底部与一侧壁顶端之间具有一凹陷深度，底部最接近该第二表面的一第一凹陷的凹陷深度最大。10.根据权利要求1所述的晶片封装体，其特征在于，该晶片封装体包括连续的多个凹陷，所述凹陷位于该导电垫外侧，且其中每一凹陷的一底部具有一底部面积，底部最接近该第二表面的一第一凹陷的底部面积最大。11.根据权利要求1...

【专利技术属性】
技术研发人员：黄玉龙，林超彦，孙唯伦，陈键辉，
申请(专利权)人：精材科技股份有限公司，
类型：发明
国别省市：中国台湾;71