高速缓冲存储器设备及其控制方法技术

一种高速缓冲存储器设备，包括：第一高速缓冲存储器，其包括第一组和与所述第一组相对应的多个路径；以及第二高速缓冲存储器，其包括第二组和与所述第二组相对应的多个路径。所述第二组根据所述第一组的路径的空缺而与所述第一组相关。

【技术实现步骤摘要】
相关申请的交叉引用本申请要求2013年8月16日提交的申请号为10-2013-00097042的韩国专利申请的优先权，其全部内容通过引用合并于此。
各种实施例总体而言涉及一种高速缓冲存储器设备及其控制方法。
技术介绍
在处理器和半导体存储器设备之间使用高速缓冲存储器设备以减少用于半导体存储器设备的访问时间。例如，当使用具有4GB容量的半导体存储器设备和具有2MB容量的高速缓冲存储器设备时，半导体存储器设备的全部地址的1/2048可以储存在高速缓冲存储器设备中。然而，当读请求或写请求集中于半导体存储器设备的一部分地址时，可能要从高速缓冲存储器设备的一些组中频繁地逐出(evict)数据，从而降低了高速缓冲存储器设备和包括其的系统的性能。
技术实现思路
在一个实施例中，一种高速缓冲存储器设备可以包括：第一高速缓冲存储器，其包括第一组和与第一组相对应的多个路径；以及第二高速缓冲存储器，其包括第二组和与第二组相对应的多个路径，其中第二组根据第一组的路径的空缺而与第一组相关。在一个实施例中，一种系统可以包括：处理器核心、储存设备、以及耦接在处理器核心和储存设备之间并且被配置成高速缓存储存设备的数据的高速缓冲存储器设备。高速缓冲存储器设备可以包括：第一高速缓冲存储器，其包括第一组和与第一组相对应的多个路径；以及第二高速缓冲存储器，其包括第二组和与第二组相对应的多个路径，其中第二组根据第一组的路径的空缺而与第一组相关。在一个实施例中，一种高速缓冲存储器的控制方法可以包括：确定在第一高速缓冲存储器的第一组中是否存在与读请求地址相对应的第一路径；以及当不存在第一路径时，检查在第二组中是否存在与第一组相关的第二组。高速缓冲存储器设备的控制方法还可以包括：当存在第二组时，检查在第二组中是否存在与读请求地址相对应的第二路径，以及当在第二组中存在第二路径时，从第二路径中读取读请求地址的数据。在一个实施例中，一种高速缓冲存储器的控制方法可以包括：当不存在第一路径时，检查在第一高速缓冲存储器的第一组中是否存在与写请求地址相对应的第一路径，以及检查在第二高速缓冲存储器中是否存在与第一组相关的第二组。高速缓冲存储器设备的控制方法还可以包括：当存在第二组时，检查在第二组中是否存在与写请求地址相对应的第二路径，以及当存在第二路时，储存写请求数据。在一个实施例中，提供了一种高速缓冲存储器设备的控制方法，所述高速缓冲存储器设备可以包括：第一高速缓冲存储器，其包括具有多个路径的第一组；以及第二高速缓冲存储器，其包括具有多个路径且根据第一组的路径的空缺而与第一组相关的第二组，且储存指示第二组的访问频率的计数。控制方法可以包括：当对第二组执行读操作或写操作时增加第二组的计数，以及在预定的时间段减少计数。在一个实施例中，一种高速缓冲存储器设备可以包括：第一高速缓冲存储器，其包括第一组和与第一组相对应的多个路径；以及第二高速缓冲存储器，其包括多个第二组和与第二组相对应的多个路径，其中，所述多个第二组中的任何一组可以用于扩展第一高速缓冲存储器的第一组。在一个实施例中，一种系统可以包括：处理器核心、储存设备、以及耦接在处理器核心和储存设备之间且被配置成高速缓存储存设备的数据的高速缓冲存储器设备。高速缓冲存储器设备可以包括：第一高速缓冲存储器，其包括第一组和与第一组相对应的多个路径；以及第二高速缓冲存储器，其包括多个第二组和与第二组相对应的多个路径，其中，所述多个第二组中的任何一组可以用于扩展第一高速缓冲存储器的第一组。附图说明图1是表示包括根据一个实施例的高速缓冲存储器设备的系统的框图；图2是表示根据一个实施例的高速缓冲存储器设备的框图；图3是说明表示根据一个实施例的高速缓冲存储器设备的路径数据结构的图；图4是说明表示根据一个实施例的高速缓冲存储器设备的读操作的流程图；图5是说明表示根据一个实施例的高速缓冲存储器设备的写操作的流程图；图6是说明表示根据一个实施例的控制高速缓冲存储器设备中的第二高速缓冲存储器的计数的方法的流程图。具体实施方式以下将参照附图更详细地描述各种实施例。然而，实施例可以实施为不同的形式，而不应当解释为局限于本文中提出的实施例。更确切地说，提供这些实施例，使得本公开充分且完整，并且将实施例的范围更全面地传达给本领域技术人员。在本公开中，相似的附图标记在各附图和实施例中表示相似的部分。各种实施例可针对即使当请求集中于半导体存储器设备的一些地址时也能够降低性能退化的高速缓冲存储器设备及其控制方法。图1是表示包括根据一个实施例的高速缓冲存储器设备100的系统的框图。为了改善系统的性能，可以在处理器核心10和储存设备30之间使用高速缓冲存储器设备。如在图1中所示，高速缓冲存储器设备100例如耦接在处理器核心10和储存设备30之间。在一个实施例中，储存设备30可以包括诸如DRAM的易失性半导体存储器设备、诸如SSD的非易失性半导体存储器设备、诸如硬盘的磁储存设备、和/或诸如光盘的光储存设备。根据一个实施例的高速缓冲存储器设备100可以包括第一高速缓冲存储器110和第二高速缓冲存储器120。根据一个实施例的高速缓冲存储器控制器200可以对包括第一高速缓冲存储器110和第二高速缓冲存储器120的高速缓冲存储器设备100执行控制操作。根据一个实施例的高速缓冲存储器设备100可以包括第一高速缓冲存储器110和第二高速缓冲存储器120。第二高速缓冲存储器120的每个组可以与第一高速缓冲存储器110的任何一组相关。当第一高速缓冲存储器110的特定组的全部路径都被使用时(即，被填满、没有空缺、或没有空的路径)，第二高速缓冲存储器120的任何一组可以用来扩展第一高速缓冲存储器110的所述特定组。当请求集中于第一高速缓冲存储器110的所述特定组时，第二高速缓冲存储器120可以防止由于在第一高速缓冲存储器110中缺乏储存空间而发生频繁的逐出。将详细地描述根据一个实施例的高速缓冲存储器100及其操作方法。图2是表示根据一个实施例的高速缓冲存储器设备100的框图。根据一个实施例的高速缓冲存储器设备100可以包括第一高速缓冲存储器110和第二高速缓冲存储器120。第一高速缓冲存储器110和第二高速缓冲存储器120中的每个可以包括多个组。每个组可以包括多个路径。根据从处理器核心10(见图1)请求的地址，可以自动地确定使用第一高速缓冲存储器110的哪个组。如在图3中所示，本文档来自技高网...

【技术保护点】
一种高速缓冲存储器设备，包括：第一高速缓冲存储器，其包括第一组和与所述第一组相对应的多个路径；以及第二高速缓冲存储器，其包括多个第二组和与所述第二组相对应的多个路径，其中，所述多个第二组中的任何一组可以用于扩展所述第一高速缓冲存储器的所述第一组。

【技术特征摘要】
2013.08.16 KR 10-2013-00970421.一种高速缓冲存储器设备，包括：
第一高速缓冲存储器，其包括第一组和与所述第一组相对应的多个路径；以及
第二高速缓冲存储器，其包括多个第二组和与所述第二组相对应的多个路径，
其中，所述多个第二组中的任何一组可以用于扩展所述第一高速缓冲存储器的所述
第一组。
2.如权利要求1所述的高速缓冲存储器设备，其中，所述第一高速缓冲存储器包括
第一数据，所述第一数据指示所述第一组和所述第二组之间的关系。
3.如权利要求2所述的高速缓冲存储器设备，其中，所述第一数据包括：
标记，其指示是否存在与所述第一组相关的第二组；以及
指针，其指示与所述第一组相关的所述第二组的地址。
4.如权利要求1所述的高速缓冲存储器设备，其中，所述第二高速缓冲存储器包括
第二数据，所述第二数据与所述第二组的使用频率相关。
5.如权利要求1所述的高速缓冲存储器设备，其中，当所述第一组的全部路径都被
使用或没有空的路径时，所述多个第二组中的任何一组可以用于扩展所述第一高速缓冲
存储器的所述第一组。
6.如权利要求4所述的高速缓冲存储器设备，其中，当所述第二数据具有特定值时，
结束所述第二组和所述第一组之间的关系。
7.一种系统，包括：
处理器核心；
储存设备；以及
高速缓冲存储器设备，其耦接在所述处理器核心和所述储存设备之间，并且被配置
成高速缓存所述储存设备的数据，
其中，所述高速缓冲存储器设备包括：
第一高速缓冲存储...

【专利技术属性】
技术研发人员：金东建，金弘植，权容技，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR