【技术实现步骤摘要】
-种图像预崎变校正的方法和装置
本专利技术涉及视频处理
,特别涉及一种图像预崎变校正的方法和装置。
技术介绍
在头戴类显示产品中,通过两个透镜(凸透镜)形成虚像,使用户体验影院般的效 果。由于镜头自身的光学特性,用户看到的图像都是具有崎变特性的,所W需要通过预崎变 算法将图像进行预崎变,W抵消镜头带来的崎变。 传统的预崎变主要包括通过改善光学镜头,或在MCU (Micro Control化it,即微 控制单元)上实现软件算法。但是软件算法具有不可忽视的速度慢、稳定性差的缺陷。
技术实现思路
本专利技术提供的一种图像预崎变校正的方法和装置,能够高速、稳定的实现视频图 像处理,消除软件算法带来的弊端。 为达到上述目的,本专利技术的技术方案是该样实现的: -方面,本专利技术公开一种图像预崎变校正方法,采用FPGA为主控芯片,所述方法 包括: FPGA芯片的转存单元将视频流中的图像数据存储在FPGA芯片的第一 RAM组的多 个BRAM中; 在所述第一 RAM组完成预定数量的图像数据存储后,FPGA芯片的转存单元将接下 来的图像数据存储在FPGA芯片的第二RAM组的多个BRAM中,并通知第一 RAM组的控制器 和FPGA芯片的地址/时序生成单元; 在所述第二RAM组完成预定数量的图像数据存储后,FPGA芯片的转存单元将接下 来的图像数据存储在FPGA芯片的第一 RAM组的多个BRAM中,并通知第二RAM组的控制器 和FPGA芯片的地址/时序生成单元; 所述地址/时序生成单元将生成的输出地址和 ...
【技术保护点】
一种图像预畸变校正方法,其特征在于,采用FPGA为主控芯片,所述方法包括:FPGA芯片的转存单元将视频流中的图像数据存储在FPGA芯片的第一RAM组的多个BRAM中;在所述第一RAM组完成预定数量的图像数据存储后,FPGA芯片的转存单元将接下来的图像数据存储在FPGA芯片的第二RAM组的多个BRAM中,并通知第一RAM组的控制器和FPGA芯片的地址/时序生成单元;在所述第二RAM组完成预定数量的图像数据存储后,FPGA芯片的转存单元将接下来的图像数据存储在FPGA芯片的第一RAM组的多个BRAM中,并通知第二RAM组的控制器和FPGA芯片的地址/时序生成单元;所述地址/时序生成单元将生成的输出地址和输出时序分别发送给所述第一、第二RAM组的控制器;所述第一、第二RAM组的控制器根据接收的所述输出地址读取存储在其控制的RAM组中的图像数据,并对读取的图像数据进行预畸变校正;所述第一、第二RAM组的控制器根据接收的所述输出时序将预畸变校正后的图像数据输出到FPGA芯片的多路选择器MUX,由所述多路选择器MUX将两路图像数据合成一路后输出到屏幕进行显示。
【技术特征摘要】
1. 一种图像预畸变校正方法,其特征在于,采用FPGA为主控芯片,所述方法包括: FPGA芯片的转存单元将视频流中的图像数据存储在FPGA芯片的第一 RAM组的多个 BRAM 中; 在所述第一 RAM组完成预定数量的图像数据存储后,FPGA芯片的转存单元将接下来的 图像数据存储在FPGA芯片的第二RAM组的多个BRAM中,并通知第一 RAM组的控制器和FPGA 芯片的地址/时序生成单元; 在所述第二RAM组完成预定数量的图像数据存储后,FPGA芯片的转存单元将接下来的 图像数据存储在FPGA芯片的第一 RAM组的多个BRAM中,并通知第二RAM组的控制器和FPGA 芯片的地址/时序生成单元; 所述地址/时序生成单元将生成的输出地址和输出时序分别发送给所述第一、第二 RAM组的控制器; 所述第一、第二RAM组的控制器根据接收的所述输出地址读取存储在其控制的RAM组 中的图像数据,并对读取的图像数据进行预畸变校正; 所述第一、第二RAM组的控制器根据接收的所述输出时序将预畸变校正后的图像数据 输出到FPGA芯片的多路选择器MUX,由所述多路选择器MUX将两路图像数据合成一路后输 出到屏幕进行显示。2. 根据权利要求1所述的图像预畸变校正方法,其特征在于,FPGA芯片的转存单元将 视频流中的图像数据存储在FPGA芯片的第一、第二RAM组的多个BRAM中,包括: 转存单元提取视频流中的图像数据的RGB值; 转存单元对视频流中的同步时钟信号进行二分频,得到第一时钟信号,将第一时钟信 号相移180°,得到第二时钟信号; 转存单元根据所述第一时钟信号和所述第二时钟信号对所述图像数据分别进行采样, 得到两组采样后的图像数据; 转存单元同时根据所述第一时钟信号和所述第二时钟信号驱动所述第一 RAM组,将所 述两组采样后的图像数据按照交叉存储和按行存储的方式存储在所述第一、第二RAM组的 多个BRAM中。3. 根据权利要求1所述的图像预畸变校正方法,其特征在于,所述通知第一、第二RAM 组的控制器和FPGA芯片的地址/时序生成单元,包括: 第一、第二RAM组的控制器将整个屏幕分成N个小块,将每一小块的图像畸变曲线方程 预存入FPGA芯片内部的查找表LUT中,其中N为正整数; 地址/时序生成单元生成的输出地址和输出时序,并发送给所述第一、第二RAM组的控 制器; 第一、第二RAM组的控制器根据接收输出地址反向查询所述查找表LUT,通过图像畸变 曲线方程得到所述输出地址对应的原图像的输入坐标(X,Y),所述X,Y为小数; 第一、第二RAM组的控制器对所述输入坐标(X,Y)进行坐标转换获得输入坐标(X,Y) 周围相邻的四个像素点的坐标; 第一、第二RAM组的控制器计算所述输入坐标(X,Y)周围相邻的四个像素点的相应的 RGB的均值,获得所述原图像的输入坐标(X,Y)对应的图像数据的RGB值,完成所述图像数 据的预畸变校正。4. 根据权利要求3所述的图像预畸变校正方法,其特征在于,第一、第二RAM组的控制 器对所述输入坐标(X,Y)进行坐标转换获得输入坐标(X,Y)周围相邻的四个像素点的坐 标,包括: 第一、第二RAM组的控制器对输入坐标(X,Y)进行取整运算,判断取整运算后的坐标 ([X],[Y])位于第一 RAM组中的奇数列或偶数列,其中[?]表示取整运算; 若取整运算后的坐标([X],[Y])处于偶数列,S卩[Y]为偶数,则输入坐标(X,Y)周围相 邻的四个像素点的整数坐标位于不同BRAM的相同数据地址; 所述不同BRAM的地址范围位于为[X]*2至[X]*2偏移3个地址的范围内,所述相同的 数据地址为[Y]/2;即输入坐标(X,Y)周围相邻的四个像素点的整数坐标分别为([X]*2, [Y]/2)、([X]*2+l,[Y]/2)、([X]*2+2, [Y]/2)、([X]*2+3, [Y]/2); 若取整运算后的坐标([X],[Y])处于奇数列,S卩[Y]为奇数,则输入坐标(X,Y)周围相 邻的四个像素点的整数坐标位于不同BRAM的相邻数据地址; 所述四个像素点中位于右侧的像素点的数据地址为([Y]+l)/2,其不同的BRAM地址分 别为[X]*2和将[X]*2偏移2个地址;左侧的像素点的数据地址为([Y]+l)/2-l,其不同 的BRAM数据地址分别为将[X]*2偏移1个地址和3个地址,即输入坐标(X,Y)周围的四 个整数坐标分别为([X]*2,([Y]+l)/2)、([X]*2+2,([Y]+l)/2)、([X]*2+l,([Y]+l)/2-l)、 ([X]*2+3,([Y]+1)/2-1)。5. 根据权利要求1?4任一项所述的图像...
【专利技术属性】
技术研发人员:马秀明,
申请(专利权)人:青岛歌尔声学科技有限公司,
类型:发明
国别省市:山东;37
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。