具有无源器件的芯片封装制造技术

技术编号:11027527 阅读:121 留言:0更新日期:2015-02-11 14:54
本发明专利技术涉及具有无源器件的芯片封装。一种芯片封装器件包含导电芯片载体,至少一个附接到导电芯片载体的半导体芯片,和嵌入芯片载体、至少一个半导体芯片的绝缘层压结构,以及无源电子器件。该无源电子器件包含第一结构化的导电层,该第一结构化的导电层延伸到层压结构的表面上方。

【技术实现步骤摘要】
【专利摘要】本专利技术涉及具有无源器件的芯片封装。一种芯片封装器件包含导电芯片载体,至少一个附接到导电芯片载体的半导体芯片,和嵌入芯片载体、至少一个半导体芯片的绝缘层压结构,以及无源电子器件。该无源电子器件包含第一结构化的导电层,该第一结构化的导电层延伸到层压结构的表面上方。【专利说明】具有无源器件的芯片封装
本专利技术涉及半导体芯片封装技术,并且更具体来说涉及具有无源器件的半导体芯片封装。
技术介绍
提供更小、更薄、更轻、更廉价的具有减小功耗、更多不同功能和改进的可靠性的电子系统的必要性,已经在所有涉及的
中推动一连串技术革新。这对于为小型化电子系统提供保护的环境并且允许高度可靠性的组装和封装的领域也是如此。
技术实现思路
根据芯片封装的一个实施例,芯片封装包括导电芯片载体,至少一个附接到导电芯片载体的半导体芯片,以及嵌入导电芯片载体和至少一个半导体芯片的绝缘层压结构。芯片封装进一步包括一个包括第一结构化的导电层的无源电子器件,该第一结构化的导电层延伸到层压结构的表面上方。 根据芯片封装的另一个实施例,该芯片封装包括导电芯片载体,至少一个附接到导电芯片载体的半导体芯片,延伸到导电芯片载体上方的绝缘层,以及包括第一结构化的导电层的无源电子器件。第一结构化的导电层延伸到绝缘层上方。该封装进一步包括绝缘层压结构,该绝缘层压结构嵌入导电芯片载体、至少一个半导体芯片和无源电子器件。 本领域的技术人员在阅读下面详细描述和查看附图时,将会认识到附加的特征和优点。 【专利附图】【附图说明】 附图被包含用于提供对实施例的进一步理解,并且结合在本说明书中和构成它的一部分。附图图示实施例并且与说明书一起用来解释实施例的原理。将易于理解其他实施例和实施例的许多预期的优点,因为通过参考下面的详细描述,它们得到更好的理解。图中的元件并不是必要地相对于彼此成比例。相似参考数字标注相应的类似部分。 除了上下文另外指示之外,在不同附图中的只是首个数字不同的参考数字可以指类似或相同的部分。加上后缀“—η”的参考数字是指所参考部分的具体元件。 图1Α示意性地图示包括芯片载体、半导体芯片、绝缘层压结构和无源电子器件的芯片封装的一个实施例的横截面视图。 图1Β示意性地图示包括芯片载体、半导体芯片、绝缘层压结构和无源电子器件的芯片封装的一个实施例的横截面视图。 图2Α示意性地图示包括两个线圈的芯片封装的实施例的横截面视图。 图2Β示意性地图示图2Α的芯片封装的区段的顶视图。 图3示意性地图示包括两个线圈和一个磁芯的芯片封装的实施例的横截面视图。 图4示意性地图示包括被附接到芯片载体的分离部分的两个层集成线圈和一个磁芯的芯片封装的实施例的横截面视图。 图5示意性地图示包括电容器的芯片封装的实施例的横截面视图。 图6示意性地图示包括电容器和高ε电介质的芯片封装的实施例的横截面视图。 图7示意性地图示包括安装在芯片载体上的电容器的芯片封装的实施例的横截面视图。 图8示意性地图示包括安装在与芯片载体分离的载体的一部分上的电容器的芯片封装的实施例的横截面视图。 图9示意性地图示包括电阻器的芯片封装的实施例的横截面视图。 【具体实施方式】 现在参考附图来描述方面和实施例。在下面的描述中,出于解释的目的,阐明许多特定的细节以便提供对实施例的一个或多个方面的透彻理解。要理解的是,在不脱离本专利技术的范围情况下,可以利用其他实施例并且可以做出结构或逻辑上的改变。应该进一步注意的是,附图并不是成比例或不是必要成比例。 在下面【具体实施方式】中,参考附图,附图形成其中的一部分,并且在附图中通过图示的方式示出其中可以实施本专利技术的特定实施例。然而,对于本领域的技术人员可以显而易见的是,在特定细节的更低程度情况下,可以实施实施例的一个或多个方面。 方向术语,诸如“顶”、“底”、“左”、“右”、“上”、“下”、“前”、“后”、“首”等是参考本文中所描述的(一个或多个)附图的定向使用的。因为能够将实施例在不同定向上定位,方向术语只是为了图示的目的使用的而绝非加以限制的。进一步地,应该理解,在不脱离本专利技术的范围的情况下,可以利用其他实施例并且可以做出结构或逻辑上的改变。所以,下面【具体实施方式】不是以限制的意义进行理解,并且本专利技术的范围由所附的权利要求书来限定。 此外,虽然可以只关于若干实现中的一个,公开实施例中的特定的特征或方面,但是这样的特征或方面可以与其他实现中的一个或多个其他特征或方面相结合,如对于任何给定或特定的应用而可能期望和有利的,除非特别地另外注释或除非技术约束。而且,就在【具体实施方式】或权利要求中使用术语“包含”、“含有”、“具有”或它们的其他变型来说,这些术语意在与术语“包括”类似的方式是包含性的。术语“示例性”仅意味着作为例子而不是最佳或最优的。还要理解的是:出于简化和容易理解的目的,用相对于彼此特定的尺寸图示本文中所描绘的特征和/或元件;并且实际的尺寸可以实质上不同于本文中所图示的尺寸。 如在本说明书中采用地,术语“接合”、“附接”、“连接”、“耦接”和/或“电连接/电耦接”不意图表示元件或层必须直接接触在一起;在“接合”、“附接”、“连接”、“耦接”和/或“电连接/电耦接”的元件之间可以分别地提供介入元件或层。然而,依照本公开,上述提到的术语还可以任选地含有特定的意义:元件或层被直接接触在一起,即在“接合”、“附接”、“连接”、“耦接”和/或“电连接/电耦接”的元件之间分别地不提供介入元件或层。 以下进一步所描述的(一个或多个)半导体芯片可以是不同类型的,可以通过不同的技术制造,并且可以包含例如集成的电、电光或电机械电路或无源器件。例如,(一个或多个)半导体芯片可以被配置为(一个或多个)功率半导体芯片诸如功率M0SFET (金属氧化物半导体场效应晶体管)、IGBT (绝缘栅双极晶体管)、JFET (结栅场效应晶体管)、功率双极晶体管或功率二极管。而且,(一个或多个)半导体芯片可以包含控制电路、微处理器或微电机械部件。(一个或多个)半导体芯片无需由特定的半导体材料例如S1、SiC、SiGe、GaAs制造,并且而且可以含有并非是半导体的无机和/或有机材料诸如绝缘体、塑料或金属。 具体地说,可以涉及含有垂直结构的(一个或多个)半导体芯片,也就是说,可以以使得电流在与(一个或多个)半导体芯片的主表面正交的方向上流动的那种方式制造(一个或多个)半导体芯片。含有垂直结构的半导体芯片可以具体地在它的两个主表面上,也就是说,在它的底面和顶面上含有接触焊盘。具体地说,(一个或多个)功率半导体芯片可以含有垂直结构。通过示例的方式,功率芯片例如功率M0SFET芯片的源电极和栅电极,可以位于一个主表面上,而功率芯片的漏电极被布置在另一个主表面上。 而且,本文中所描述的芯片封装可以包括可以控制芯片封装的其他半导体芯片的(一个或多个)逻辑集成电路芯片((一个或多个)逻辑芯片)。例如,通过来自逻辑芯片的电路径可以控制功率半导体芯片的栅电极。在一个实施例中,(一个或多个)逻辑芯片可以含有非垂直的结构,该结构包括具有芯片接触电极的有源主表面和不具有芯片接触电极的无源主表面。 (—个或多个本文档来自技高网...
具有无源器件的芯片封装

【技术保护点】
一种芯片封装,包括:导电芯片载体;至少一个半导体芯片,被附接到导电芯片载体;绝缘层压结构,嵌入导电芯片载体和至少一个半导体芯片;以及无源电子器件,包括第一结构化的导电层,其中第一结构化的导电层延伸到层压结构的表面上方。

【技术特征摘要】
...

【专利技术属性】
技术研发人员:K侯赛因J马勒G迈尔贝格
申请(专利权)人:英飞凌科技股份有限公司
类型:发明
国别省市:德国;DE

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1