静电防护元件及其制造方法技术
【技术实现步骤摘要】
【专利摘要】本专利技术一种静电防护组件及其制造方法。该静电防护组件至少包括：设置于P型基底上的二N型金属氧化物半导体(N-MetalOxideSemiconductor，NMOS)；每一NMOS包括栅极、源极与漏极，其中该源极与漏极形成于该栅极的两侧；该静电防护组件还包括注入漏极外侧的高浓度掺杂，且该高浓度掺杂与该P型基底形成PN结。【专利说明】
本专利技术涉及一种静电放电防护元件及静电防护元件的制造方法。
技术介绍
随着制程技术的进步，ESD之耐受力已经是集成电路可靠度的主要考虑的参数之 一。一般的集成电路均须特别设计ESD防护电路，用以保护集成电路中的元件免于遭受ESD 损害。然而，目前的ESD防护电路一般会增加集成电路的复杂程度、占用面积及制造成本。
技术实现思路
有鉴于此，有必要提供一种静电防护元件。 还有必要提供一种静电保护元件的制造方法。 -种静电防护元件，至少包括： 设置于P型基底上的二N型金属氧化物半导体（N-MetalOxideSemiconductor,NMOS)； 每一NMOS包括栅极、源极与漏极，其中该源极与漏极形成于该栅极的两侧； 该静电防护元件还包括注入漏极外侧的高浓度掺杂，且该高浓度掺杂与该P型基底形 成PN结。 -种静电防护元件的制造方法，包括： 提供一P型基底，并于该P型基底中形成N型井； 于该N型井中形成P型井以定乂该_NMOS的所在区域； 于该N型井边缘形成绝缘结构； 利用绝缘结构为屏蔽，将N型杂质、P型杂质掺杂至该P型井以形成P+掺杂区、第一N+ 掺杂区及第二N+掺杂...
【技术保护点】
一种静电防护元件，至少包括：设置于P型基底上的二NMOS；每一NMOS包括栅极、源极与漏极，其中该源极与漏极形成于该栅极的两侧；该静电防护元件还包括注入漏极外侧的高浓度掺杂，且该高浓度掺杂与该P型基底形成PN结。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：郑志男，
申请(专利权)人：天钰科技股份有限公司，
类型：发明
国别省市：中国台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。