扫描电路和显示装置制造方法及图纸

本发明专利技术涉及扫描电路和显示装置。一种显示装置，包括：利用单一导电型薄膜晶体管形成的扫描电路，所述显示装置通过借助时钟信号或脉冲信号控制用于将形成扫描电路的单元电路的内部节点维持在恒定电势的电路，抑制形成扫描电路的薄膜晶体管中的阈值变化，所述脉冲信号的幅值小于输出信号的幅值的振幅幅值。

【技术实现步骤摘要】
扫描电路和显示装置
本专利技术涉及显示装置的扫描电路，尤其涉及包括单一导电型薄膜晶体管的扫描电路。
技术介绍
利用非晶硅薄膜晶体管(下文也称为“a-SiTFT”)的显示装置已经用在从诸如移动手机监控器的紧凑面板到诸如个人计算机监控器和大尺寸薄屏电视的大型面板的范围内的各种应用中。通常，已经仅在形成显示区域的像素阵列中使用a-SiTFT，然而，利用大规模集成(LSI)的集成电路(IC)已经用在用于驱动像素的栅极驱动电路中。近来，用于形成像素阵列和栅极驱动电路的技术已经被积极地开发以节省显示器生产成本以及减小框架长度(从显示器的外周到显示区域的距离)。为了使用诸如a-SiTFT的单一导电型晶体管形成栅极驱动电路，通常使用例如在以下专利文献中所公开的动态单元电路。将参考图10描述专利文献1的单元电路(美国专利号5222082：图2，从说明书的第6页第37行开始)。在图10中，专利文献1的单元电路是包括单一导电型晶体管的动态单元电路的示例。当输入端是高电平时，两个晶体管18和21接通，以及节点P1和节点P2分别被设置成(VDD-Vth)和VSS。在此处，Vth是晶体管18和晶体管21的阈值电压。由于P1的电势增大，晶体管16接通。此外，由于P2是VSS，晶体管17和晶体管19断开。然后，当输入端变成低电平时，节点P1进入浮置状态。在该状态中，当时钟信号C1从低电平变化至高电平时，输出端1的电势增大。此时，通过在晶体管16的节点P1至节点13(输出端1)之间的未示出的寄生电容器，由于靴带效应，处于浮置状态的P1的电势也增大。因此，由于节点P1的电势增大到不小于高电平，故高电压信号被施加到晶体管16的栅极，由此，高电平时钟信号C1被传输到输出端1而不衰减。当时钟信号C3变为高电平时，晶体管20接通，且由此节点P2被设置成(VDD-Vth)。在此处，Vth是晶体管20的阈值电压。因此，由于晶体管17和19被接通，因此节点P1和输出端1分别被设置到VSS以防止电路故障。在专利文献1的结构中，当输出端1处于低电平时，晶体管17和晶体管19总是接通以使节点P1或输出端1下降到VSS。换句话说，高电平电压被施加到晶体管17和晶体管19的栅极端子，而低电平电压被施加到其源极端子或漏极端子。该偏置状态在下文被称为“加栅应力(plusgatestress)”。如果使用a-SiTFT形成电路，则“加栅应力”导致增大阈值变化的问题。鉴于以上专利文献1的问题，已经公开了以下解决方案。参考图11将描述专利文献2(日本未经审查的专利申请公开号H08-87897：在第6页上的图3；从第0013段开始)的单元电路。在图11中，专利文献2的单元电路包括晶体管18、25、16和17和电容器CB，且是利用普通单一导电型晶体管的动态单元电路。当输入信号(启动信号或者作为前级输出信号的OUTn-1)被输入到晶体管18时，节点P1的电势从VSS增大到(VDD-Vth)且被充电到电容器CB，由此使晶体管16处于导通状态。当输入部分变为低电平从而使得时钟信号的高电平电压被输入到端子C1时，节点P1处于浮置状态。此时，由于晶体管16处于导通状态，OUTn的电势也从VSS开始上升。换句话说，由于电容器CB的其中一个电极的电势增大，故其另一电极(节点P1)的电势也由于靴带效应而增大。因此，高电压栅极信号被施加到晶体管16以及高电平时钟信号从C1端子传输到OUTn。此时，已经接收外部电压Vc1的晶体管17导通。然而，由于晶体管17被调节以呈现比晶体管16更低的电流驱动性能，因此信号OUTn被输出而没有衰减。在完成输出操作之后，信号OUTn通过晶体管17下降到VSS。换句话说，在大多数时段期间，晶体管17处于“加栅应力”下(该结构由于在输出时贯通电流流动而具有功耗方面的问题)。将参考图12描述专利文献3(日本未经审查的专利申请公开号2006-351171：在18页上的图5；从第0036段开始)的单元电路。与图11相同，该电路也是利用的单一导电型晶体管的动态单元电路。在该电路结构中，将节点J1保持在低电平(Voff)的晶体管对(T3和T4)、将节点J2保持在低电平的晶体管(T8)、将节点J3保持在低电平的晶体管(T11)、和将输出端保持在低电平的晶体管对(T5和T6)具有由时钟信号LCLK1或LCLK2所控制的栅极。换句话说，晶体管在50％的占空比以及LCLK1(LCLK2)的电压电平(与输出信号相同的电平)下处于“加栅应力”下。
技术实现思路
然而，当应用至利用单一导电型薄膜晶体管的单元电路时，即使上述专利文献2和3也不能防止由阈值电压变化导致的电路故障。通过在高温条件下将“加栅应力”施加到薄膜晶体管，本专利技术人进行了实验以评估在预设的时间间隔下的薄膜晶体管的特性，然后发现阈值电压变化的量随着时间的推移而增大且取决于栅极电压。图13示意性地示出使用三个栅极电压(Va＞Vb＞Vc)所获得的结果(a至c)。在这些结果中，甚至当在50％或25％的占空比下驱动时，观察到等量的阈值电压变化。因此，在如图11中所示出的结构中特定的外部电压Vc1被施加到薄膜晶体管的栅极，或者如图12中所示的输出信号电平的高电压时钟信号被施加到薄膜晶体管的栅极的状态下，在薄膜晶体管中的阈值电压变化增大。当阈值变化增大时，所需的电压施加到薄膜晶体管的栅极、源极和漏极端子时所获得的电流值不同于所设计的电流值，这导致不能获得所需的操作。换句话说，使用现有技术的扫描电路导致电路故障且不能被应用到显示装置。本专利技术的目的是提供一种扫描电路，其抑制形成电路的晶体管的阈值电压中的变化；本专利技术的另一目的是提供一种包括该扫描电路的显示装置。为了解决以上问题，根据本专利技术的第一方面的扫描电路包括多个单元电路，各个单元电路包括多个单一导电型薄膜晶体管且通过多个时钟信号被同步控制，其中各个单元电路至少包括输出电路、复位电路、和复位信号生成电路；所述输出电路包括用于将所述时钟信号之一传输到输出端子的电路元件以及用于将所述输出端子维持在恒定电压的电路元件；所述复位电路具有停用用于将所述时钟信号传输到所述输出端子的所述电路元件的功能；和所述复位信号生成电路生成多个复位信号，所述复位信号控制所述复位电路以及用于将所述输出端子维持在恒定电压的电路元件且具有比所述时钟信号的幅值小的幅值(图4A和图5A)。根据本专利技术的第二方面的扫描电路包括多个单元电路，各个单元电路包括多个单一导电型薄膜晶体管且通过多个时钟信号被同步控制，其中各个单元电路至少包括输出电路、复位电路、复位信号生成电路、和复位消除电路；所述输出电路包括用于将所述时钟信号之一传输到输出端子的电路元件以及用于将所述输出端子维持在恒定电压的电路元件；所述复位电路具有停用用于将所述时钟信号传输到所述输出端子的所述电路元件的功能；所述复位信号生成电路生成多个复位信号，所述复位信号控制所述复位电路以及用于将所述输出端子维持在恒定电压的所述电路元件且具有比所述时钟信号的幅值小的幅值；且所述复位消除电路具有停用所述复位电路和用于将所述输出端子维持在恒定电压的所述电路元件两者的功能(图4A)。在根据本专利技术的上述方面中的任一方面的扫描电路中，优选地，通过所述时钟信号将所述复位信号生成电路中的所本文档来自技高网...

【技术保护点】
一种扫描电路，所述扫描电路包括多个单元电路，各个单元电路包括多个单一导电型薄膜晶体管且通过多个时钟信号被同步控制，其中各个所述单元电路至少包括输出电路、复位电路、和复位信号生成电路；所述输出电路包括用于将所述时钟信号之一传输到输出端子的电路元件以及用于将所述输出端子维持在恒定电压的电路元件；所述复位电路具有停用用于将所述时钟信号传输到所述输出端子的所述电路元件的功能；和所述复位信号生成电路生成多个复位信号，所述复位信号控制所述复位电路以及用于将所述输出端子维持在恒定电压的所述电路元件，且所述复位信号具有比所述时钟信号的幅值小的幅值。

【技术特征摘要】
2013.07.24 JP 2013-1535981.一种扫描电路，所述扫描电路包括多个单元电路，各个单元电路包括多个单一导电型薄膜晶体管且通过多个时钟信号被同步控制，其中各个所述单元电路至少包括输出电路、复位电路、和复位信号生成电路；所述输出电路包括用于将所述时钟信号之一传输到输出端子的电路元件以及用于将所述输出端子维持在恒定电压的电路元件；所述复位电路具有停用用于将所述时钟信号传输到所述输出端子的所述电路元件的功能；和所述复位信号生成电路生成多个复位信号，所述复位信号控制所述复位电路以及用于将所述输出端子维持在恒定电压的所述电路元件，通过所述时钟信号将所述复位信号生成电路中的所述晶体管控制成接通，来执行所述复位信号从低电平电压到高电平电压的电势变化；根据每个所述时钟信号从高电平电压到低电平电压的电势变化，通过在所述复位信号生成电路中的多个电容器，来执行所述复位信号从所述高电平电压到所述低电平电压的电势变化；和所述复位信号的幅值小于所述时钟信号的幅值。2.根据权利要求1所述的扫描电路，其中，通过每个所述时钟信号的幅值、电连接到所述时钟信号的端子的电容器A、和电连接到除了所述时钟信号之外的端子的电容器B，来确定每个所述复位信号的幅值。3.根据权利要求2所述的扫描电路，其中，当所述时钟信号的幅值是V，所述电容器A的电容值是Ca，所述电容器B的电容值是Cb时，通过下式1确定所述复位信号的幅值：Ca/(Ca+Cb)×V式1。4.根据权利要求2所述的扫描电路，其中，所述时钟信号具有N个相位，其中，N是不小于2的自然数；和所述复位信号生成电路包括N个电路元件，所述N个电路元件至少包括通过所述时钟信号控制的开关、所述电容器A以及所述电容器B。5.根据权利要求2所述的扫描电路，其中，当每个所述时钟信号的幅值是V，所述电容器A的电容值是Ca，以及所述电容器B的电容值是Cb时，通过开关来确定每个所述复位信号的高电平电压，并且，由于所述时钟信号从所述高电平电压变化到所述低电平电压，通过从所述复位信号的所述高电平电压减去基本上通过下式2所确定的电压量，来确定所述复位信号的低电平电压：Ca/(Ca+Cb)×V式2。6.根据权利要求2所述的扫描电路，其中，所述时钟信号具有N个相位，其中，N是不小于2的自然数；和所述复位信号生成电路包括N个电路元件，所述N个电路元件至少包括箝位电路、所述电容器A以及所述电容器B，所述箝位电路用于将所述复位信号的高电平电压限制为不大于所述时钟信号的高电平电压。7.根据权利要求6所述的扫描电路，其中，当每个所述时钟信号的幅值是V，所述电容器A的电容值是Ca，所述电容器B的电容值是Cb时，通过所述箝位电路来确定每个所述复位信号的高电平电压，并且，由于所述时钟信号从所述高电平电压变化到所述低电平电压，通过从所述复位信号的高电平电压减去基本上通过下式3所确定的电压量，来确定所述复位信号的低电平电压：Ca/(Ca+Cb)×V式3。8.根据权利要求7所述的扫描电路，其中，所述时钟信号具有N个相位，其中，N是不小于2的自然数；所述输出电路包括用于传输所述时钟信号之一的传输晶体管、第一电容器、和N个复位晶体管；所述复位电路包括至少两个晶体管；和所述复...

【专利技术属性】
技术研发人员：音濑智彦，
申请(专利权)人：NLT科技股份有限公司，
类型：发明
国别省市：日本;JP