全局快门像素单元及其信号采集方法和制造方法技术

本发明专利技术公开一种全局快门像素单元，包括：感光二极管；信号读取电路，读取复位信号以及感光二极管信号；信号保持电路，对复位信号和感光二极管信号采样，并依次输出复位信号以及复位信号与感光二极管信号的混合信号；信号输出电路，依次采样复位信号及混合信号并输出。信号读取电路包括第一存储结构、第二存储结构和串联的第一和第二开关管。每一存储结构包括位于对应开关管的栅氧化层下的N型及P型重掺杂区，N型重掺杂区与对应开关管的漏区相连，N型和P型重掺杂区形成PN结电容，N型重掺杂区和其上方的开关管的栅氧化层及多晶硅层形成与PN结电容并联的MOS电容。本发明专利技术能够在像素单元总面积不变的情况下提高像素单元填充因子。

【技术实现步骤摘要】

本专利技术涉及图像传感器领域，特别涉及一种。
技术介绍
如今，CMOS传感器获得因其所拥有的较高灵敏度、较短曝光时间和日渐缩小的像素单元尺寸被广泛用作成像设备。CMOS图像传感器通常采用两种曝光方式:滚动曝光(Rolling Shutter)和全局曝光(Global Shutter)。传统的4T像素单元像元通常属于滚动曝光像元(Rolling Shutter Pixel),对于其组成的CMOS图像传感器的像素单元阵列来说，不同行(列)的像素单元的曝光时间并不同时开始或终止，这一非同时性对于普通成像设备应用来说没有问题，但是对于高帧率拍摄图像时，则会引起明显的图像失真与变形。因此，当进行高速运动物体的成像时，需要通过全局快门的像素单元来实现。 图1显示了现有技术的8T全局快门像素单元的电路图。如图所示，整个像素单元包括8个NM0S晶体管，分别为传输晶体管Ml、复位晶体管M2、第一源跟随器M3、预充电晶体管M4、开关晶体管M5、开关晶体管M6、第二源跟随器M7以及行选通管M8。像素单元还包括两个M0S电容C1和C2。控制信号TX、RST、PC、S1、S2、RS分别控制传输晶体管Ml、复位管M2、预充电管M4、开关晶体管M5、M6和行选通管M8的打开和关闭。8T全局快门像素单元的工作原理如下: 首先将控制信号TX/RST同时置高，使得传输晶体管Ml、复位晶体管M2同时打开，此时，电源电压VDD对感光二极管进行充电复位，同时悬浮节点FD(即第一晶体管M3的栅极)进行复位。之后，将TX信号置低使第一晶体管Ml关闭，感光二极管开始处于曝光状态。将控制信号PC，S1，S2置高，晶体管M4、M5、M6打开，电容C1和C2均存储复位信号。接着将开关晶体管M6关闭，复位信号存储于电容C2中。将传输晶体管Ml打开，完成曝光过程。再将开关晶体管M5打开，将感光二极管的信号存储到C1电容中后再次关闭开关晶体管M5。之后进行信号的输出，首先开关晶体管M6保持关闭，电容C2存储的复位信号Vreset输出；然后将开关晶体管M6打开，此时电容C1中存储的感光二极管信号Vsignal与电容C2电容中存储的复位信号Vreset进行混合，使得电容C2中存储的信号变为=1/2 (Vreset+Vsignal)并再次输出。而这两次输出信号之差Vout = l/2(Vreset-Vsignal)即为像素单元的像素信号。 传统的8T全局像元用于存储信号的电容C1、C2主要采用M0S电容，由于信号需要在电容上存储较长的一段时间(10毫秒以上)，一方面要求电容的容值较高，在20fF以上，另一方面要求电容对地的漏电较小，在10pA左右。为减小漏电，M0S电容的栅氧厚度往往较大，这就导致为了达到足够的电容容值，需要使用较大面积的M0S电容。而M0S电容占据较大的像素单元面积必然会造成在像素单元总面积不变的情况下不得不减小像素单元内光电二极管的感光面积，也就减小了像素单元的填充因子。
技术实现思路
本专利技术的主要目的在于克服现有技术的缺陷，提供一种具有高像素单元填充因子的全局快门像素单元。 为达成上述目的，本专利技术提供一种全局快门像素单元，包括感光二极管，用于将接收的光信号转换为电信号；信号读取电路，与所述感光二极管相连，用于先后读取所述全局快门像素单元的复位信号以及感光二极管信号；信号保持电路，与所述信号读取电路相连，用于对所述复位信号和感光二极管信号进行采样，并依次输出所述复位信号以及所述复位信号与所述感光二极管信号的混合信号；其包括第一存储结构、第二存储结构，和串联的第一开关管和第二开关管，所述第一开关管连接所述信号读取电路的输出端，所述第一存储结构一端连接于所述第一开关管和第二开关管之间，另一端接地；所述第二存储结构一端连接所述第二开关管的输出端，另一端接地；信号输出电路，与所述第二开关管的输出端相连，用于依次采样所述所述复位信号及所述混合信号并输出，其中所述复位信号与所述混合信号之差表征所述全局快门像素单元的信号；其中，所述第一存储结构包括位于所述第一开关管的栅氧化层之下的第一 N型重掺杂区及其下方的第一 P型重掺杂区，所述第一 N型重掺杂区与所述第一开关管的漏区相连，所述第一 N型重掺杂区和第一 P型重掺杂区形成第一 PN结电容，所述第一 N型重掺杂区和其上方的所述第一开关管的栅氧化层及多晶硅层形成与所述第一 PN结电容并联的第一 MOS电容；所述第二存储结构包括位于所述第二开关管的栅氧化层之下的第二 N型重掺杂区及其下方的第二 P型重掺杂区，所述第二 N型重掺杂区与所述第二开关管的漏区相连，所述第二 N型重掺杂区和第二 P型重掺杂区形成第二 PN结电容，所述第二 N型重掺杂区和其上方的所述第二开关管的栅氧化层及多晶硅层形成与所述第二 PN结电容并联的第二 MOS电容。 优选的，所述第二开关管的漏区与所述第一 N型重掺杂区相连。 优选的，所述信号读取电路包括传输管、悬浮节点、复位管、第一源跟随器和预充电管，所述传输管的漏极、所述第一源跟随器的栅极、所述复位管的源极连接于所述悬浮节点；所述预充电管的漏极与所述第一源跟随器的源极、所述信号保持电路的输入端相连、源极接地；所述复位管的漏极接复位电压，所述第一源跟随器的漏极接电源电压。 优选的，所述信号输出电路包括第二源跟随器及行选通管，所述第二源跟随器的栅极连接所述信号保持电路的输出端、漏极连接电源电压、源极连接所述行选通管的源极；所述行选通管的栅极连接行选通信号，漏极作为所述全局快门像素单元的输出端。 优选的，所述行选通管的漏极连接一第一尾电流，同时还通过一控制开关连接一第二尾电流。 本专利技术还提供了一种上述全局快门像素单元的信号采集方法，包括: 步骤S1:通过所述信号读取电路读取所述复位信号并使所述第一存储结构和第二存储结构采样所述复位信号； 步骤S2:关断所述第二开关管使所述第二存储结构保持所述复位信号； 步骤S3:通过所述信号读取电路读取所述感光二极管信号并使所述第一存储结构采样所述感光二极管信号； 步骤S4:关断所述第一开关管使所述第一存储结构保持所述感光二极管信号； 步骤S5:通过所述信号输出电路输出所述第二存储结构所保持的所述复位信号； 步骤S6:开启所述第二开关管，使所述第一存储结构所保持的感光二极管信号与所述第二存储结构所保持的复位信号混合而使所述第二存储结构保持经混合而成的所述混合信号； 步骤S7:通过所述信号输出电路输出所述第二存储结构所保持的所述混合信号。 优选的，所述信号读取电路包括传输管、悬浮节点、复位管、第一源跟随器和预充电管；所述传输管的漏极、所述第一源跟随器的栅极、所述复位管的源极连接于所述悬浮节点；所述预充电管的漏极与所述第一源跟随器的源极、所述信号保持电路的输入端相连、源极接地；所述复位管的漏极接复位电压，所述第一源跟随器的漏极接电源电压；其中，步骤S1包括: 步骤S11:开启所述复位管及所述传输管，对所述悬浮节点进行电荷清空和复位； 步骤S12:关断所述传输管，使所述全局快门像素单元开始曝光； 步骤S13:开启所述预充电管、第一开关管和第二开关管，使所述第一存储结构和第二存储结构采样所述本文档来自技高网...

【技术保护点】
一种全局快门像素单元，其特征在于，包括：感光二极管，用于将接收的光信号转换为电信号；信号读取电路，与所述感光二极管相连，用于先后读取所述全局快门像素单元的复位信号以及感光二极管信号；信号保持电路，与所述信号读取电路相连，用于对所述复位信号和感光二极管信号进行采样，并依次输出所述复位信号以及所述复位信号与所述感光二极管信号的混合信号；其包括第一存储结构、第二存储结构和串联的第一开关管和第二开关管，所述第一开关管连接所述信号读取电路的输出端，所述第一存储结构一端连接于所述第一开关管和第二开关管之间，另一端接地；所述第二存储结构一端连接所述第二开关管的输出端，另一端接地；信号输出电路，与所述第二开关管的输出端相连，用于依次采样所述复位信号及所述混合信号并输出，其中所述复位信号与所述混合信号之差表征所述全局快门像素单元的信号；其中，所述第一存储结构包括位于所述第一开关管的栅氧化层之下的第一N型重掺杂区及其下方的第一P型重掺杂区，所述第一N型重掺杂区与所述第一开关管的漏区相连，所述第一N型重掺杂区和第一P型重掺杂区形成第一PN结电容，所述第一N型重掺杂区和其上方的所述第一开关管的栅氧化层及多晶硅层形成与所述第一PN结电容并联的第一MOS电容；所述第二存储结构包括位于所述第二开关管的栅氧化层之下的第二N型重掺杂区及其下方的第二P型重掺杂区，所述第二N型重掺杂区与所述第二开关管的漏区相连，所述第二N型重掺杂区和第二P型重掺杂区形成第二PN结电容，所述第二N型重掺杂区和其上方的所述第二开关管的栅氧化层及多晶硅层形成与所述第二PN结电容并联的第二MOS电容。...

【技术特征摘要】
1.一种全局快门像素单元，其特征在于，包括: 感光二极管，用于将接收的光信号转换为电信号； 信号读取电路，与所述感光二极管相连，用于先后读取所述全局快门像素单元的复位信号以及感光二极管信号； 信号保持电路，与所述信号读取电路相连，用于对所述复位信号和感光二极管信号进行采样，并依次输出所述复位信号以及所述复位信号与所述感光二极管信号的混合信号；其包括第一存储结构、第二存储结构和串联的第一开关管和第二开关管，所述第一开关管连接所述信号读取电路的输出端，所述第一存储结构一端连接于所述第一开关管和第二开关管之间，另一端接地；所述第二存储结构一端连接所述第二开关管的输出端，另一端接地； 信号输出电路，与所述第二开关管的输出端相连，用于依次采样所述复位信号及所述混合信号并输出，其中所述复位信号与所述混合信号之差表征所述全局快门像素单元的信号; 其中，所述第一存储结构包括位于所述第一开关管的栅氧化层之下的第一N型重掺杂区及其下方的第一 P型重掺杂区，所述第一 N型重掺杂区与所述第一开关管的漏区相连，所述第一 N型重掺杂区和第一 P型重掺杂区形成第一 PN结电容，所述第一 N型重掺杂区和其上方的所述第一开关管的栅氧化层及多晶硅层形成与所述第一 PN结电容并联的第一 MOS电容； 所述第二存储结构包括位于所述第二开关管的栅氧化层之下的第二 N型重掺杂区及其下方的第二 P型重掺杂区，所述第二 N型重掺杂区与所述第二开关管的漏区相连，所述第二 N型重掺杂区和第二 P型重掺杂区形成第二 PN结电容，所述第二 N型重掺杂区和其上方的所述第二开关管的栅氧化层及多晶硅层形成与所述第二PN结电容并联的第二MOS电容。2.根据权利要求1所述的全局快门像素单元，其特征在于，所述第二开关管的源区与所述第一 N型重掺杂区相连。3.根据权利要求1或2所述的全局快门像素单元，所述信号读取电路包括传输管、悬浮节点、复位管、第一源跟随器和预充电管，所述传输管的漏极、所述第一源跟随器的栅极、所述复位管的源极连接于所述悬浮节点；所述预充电管的漏极与所述第一源跟随器的源极、所述信号保持电路的输入端相连、源极接地；所述复位管的漏极接复位电压，所述第一源跟随器的漏极接电源电压。4.根据权利要求3所述的全局快门像素单元，其特征在于，所述信号输出电路包括第二源跟随器及行选通管，所述第二源跟随器的栅极连接所述信号保持电路的输出端、漏极连接电源电压、源极连接所述行选通管的源极；所述行选通管的栅极连接行选通信号，漏极作为所述全局快门像素单元的输出端。5.根据权利要求4所述的全局快门像素单元，其特征在于，所述行选通管的漏极连接一第一尾电流，同时还通过一控制开关连接一第二尾电流。6.一种如权利要求1所述的全局快门像素单元的信号采集方法，其特征在于，包括: 步骤S1:通过所述信号读取电路读取所述复位信号并使所述第一存储结构和第二存储结构采样所述复位信号； 步骤S2:关断所述第二开关管使所述第二存储结构保持所述复位信号； 步骤S3:通过所述信号读取电路读取所述感光二极管信号并使所述第一存储结构采样所述感光二极管信号； ...

【专利技术属性】
技术研发人员：赵宇航，任铮，李琛，顾学强，周伟，温建新，
申请(专利权)人：上海集成电路研发中心有限公司，成都微光集电科技有限公司，
类型：发明
国别省市：上海;31