一种移位寄存器单元和栅极驱动电路及其显示器制造技术

本申请公开了一种移位寄存器单元、栅极驱动电路及显示器，其中移位寄存器单元包括：第一时钟信号输入端、第一脉冲信号输入端、信号输出端、低电平端、工作模块和维持模块。其中，维持模块包括低电平维持单元和双极性脉冲产生单元，通过电容耦合效应与电压馈通效应，使低电平维持单元的关键晶体管处于幅值变化的正、负双极性脉冲偏置之下，抑制了晶体管的阈值电压漂移。本申请具有工作寿命长、结构精简、成品率高，适用范围广等优点。

【技术实现步骤摘要】
一种移位寄存器单元和栅极驱动电路及其显示器
本申请涉及一种显示器，尤其涉及一种显示器的栅极驱动电路及移位寄存器单元。
技术介绍
有源平板显示已经成为现代显示领域的主流技术。对于有源平板显示器的驱动电路，传统的方法是以外围驱动IC的形式采用压封的办法连接到显示面板上的。近年来，集成显示驱动电路逐渐成为平板显示技术的研究热点。所谓集成显示驱动电路是指将栅极驱动电路和数据驱动电路等外围电路以薄膜晶体管（TFT）的形式与像素TFT一起制作于显示面板上。与传统的工艺相比，采用集成显示驱动的方法不仅可以减少外围驱动芯片的数量及其压封程序、降低成本，而且能使得显示器外围更加纤薄，使显示器模组更加紧凑，机械和电学可靠性得以增强。移位寄存器单元是实现栅极驱动电路不可或缺的一部分，基于非晶硅TFT技术的移位寄存器单元得到了广泛的研究。这是因为非晶硅TFT技术由于工艺温度低、器件均匀性良好、成本低廉等优势，是目前的主流TFT技术，并且非晶硅TFT的迁移率可以满足栅极驱动电路工作频率的要求。但是，非晶硅TFT的稳定性比较差，在长时间的电压应力偏置下会发生严重的阈值电压漂移现象，导致器件特性退化，严重的影响电路的寿命。在现有的集成移位寄存器单元的设计中，用于输出信号低电平保持的晶体管通常受到较长时间的电压应力，这些晶体管也成为影响移位寄存器单元寿命的关键晶体管。现有的设计通常采用降低电压应力的大小、脉冲电压偏置、减小电压的占空比等方式来减小这些晶体管的阈值电压漂移，从而延长电路的寿命，这些设计一般可以满足小尺寸显示应用的要求。但是，在大、中尺寸面板显示应用中，驱动电路需要在更长时间下处于工作模式，客观上对电路的寿命提出了更为苛刻的要求。因此，如何有效的抑制电路中关键晶体管的阈值电压漂移，增加电路的寿命，是一个极具价值且亟待研究的问题。
技术实现思路
本申请提供一种结构精简的、工作寿命长的移位寄存器单元，并采用该移位寄存器单元实现集成栅极驱动电路及显示器的设计。根据本申请的第一方面，本申请提供一种移位寄存器单元，包括：第一时钟信号输入端，用于输入第一时钟信号；第一脉冲信号输入端，用于输入第一脉冲信号；信号输出端，用于输出脉冲驱动信号；低电平端，用于输入低电平；工作模块和维持模块。其中，工作模块包括输入模块、驱动模块和下拉模块。维持模块包括低电平维持单元和双极性脉冲产生单元。驱动模块耦合于第一时钟信号输入端和信号输出端之间，在其驱动控制端充电获得驱动电压后，将第一时钟信号传送到信号输出端。输入模块耦合于第一脉冲信号输入端和驱动控制端之间，用于从第一脉冲信号输入端输入第一脉冲信号，给驱动模块的驱动控制端充电提供驱动电压。下拉模块耦合于信号输出端和低电平端之间，下拉模块还耦合于驱动控制端；下拉模块还包括第二脉冲信号输入端，用于从第二脉冲信号输入端输入第二脉冲信号，将信号输出端和驱动控制端耦合至低电平端。低电平维持单元耦合在信号输出端和低电平端之间，在其第一低电平维持控制端输入第一低电平维持信号，或者第二低电平维持控制端输入第二低电平维持信号时，将信号输出端耦合至低电平端。低电平维持单元还包括第五晶体管，第五晶体管的控制极耦合到第一低电平维持控制端，第一级耦合到驱动控制端，第二极耦合到信号输出端；第五晶体管用于响应第一低电平维持信号将驱动控制端耦合至信号输出端。双极性脉冲产生单元包括第二电容、第八晶体管、第九晶体管和第十晶体管；第二电容耦合在第一时钟信号输入端和第一低电平维持控制端之间；第八晶体管的控制极耦合到信号输出端，第一极耦合到第一低电平维持控制端，第二极耦合到第九晶体管的控制极；第九晶体管的第一极耦合到第一低电平维持控制端，第二极耦合到低电平端；第十晶体管的控制极和第二极耦合到低电平端，第一极耦合到第一低电平维持控制端；双极性脉冲产生单元用于为第一低电平维持控制端提供双极性的脉冲信号，作为第一低电平维持信号。第一时钟信号和第二低电平维持信号互补。第二脉冲信号的高电平滞后于第一脉冲信号的高电平一个时钟周期。第一脉冲信号到来时，第一时钟信号为低电平。根据本申请的第二方面，本申请提供一种栅极驱动电路，包括：移位寄存器、第一时钟线、第二时钟线、启动信号线以及总公共地线，其中，移位寄存器包括N+1级串联的如上述移位寄存器单元，其中N为正整数。第一时钟线和第二时钟线为移位寄存器传输互补的时钟信号。启动信号线耦合至第一级移位寄存器单元的第一脉冲信号输入端以及最后一级移位寄存器单元的第二脉冲信号输入端。总公共地线耦合至每一级移位寄存器单元的低电平端，为每一级移位寄存器单元低电平端提供低电平信号。移位寄存器的每一级移位寄存器单元的信号输出端耦合到后一级移位寄存器单元的第一脉冲信号输入端和前一级移位寄存器单元的第二脉冲信号输入端，信号输出端输出的脉冲驱动信号为栅极驱动信号。第1级移位寄存器单元的第一时钟信号输入端耦合至第一时钟线，第二低电平维持控制端耦合至第二时钟线；大于1的奇数级移位寄存器单元的第一时钟信号输入端耦合至第一时钟线，第二低电平维持控制端耦合至第二时钟线或前一级移位寄存器单元的第一低电平维持控制端；偶数级移位寄存器单元的第一时钟信号输入端耦合至第二时钟线，第二低电平维持控制端耦合至第一时钟线或前一级移位寄存器单元的第一低电平维持控制端。根据本申请的第三方面，本申请提供一种显示器，包括：由多个像素构成的二维像素阵列，以及与阵列中每个像素相连的第一方向的多条数据线和第二方向的多条栅极扫描线；数据驱动电路，为数据线提供数据信号；和为栅极扫描线提供栅极驱动信号的上述栅极驱动电路。本申请的有益效果是：利用电容耦合效应与电压馈通效应，使移位寄存器单元中的关键晶体管处于幅值变化的正、负双极性脉冲偏置之下，极大的抑制了晶体管的阈值电压漂移，延长了电路的寿命。采用较少的晶体管和电容就实现了正、负双极性电压偏置、结构精简，降低了电路设计的复杂度，提高了电路的成品率。本申请还采用上述移位寄存器单元构成栅极驱动电路，可与像素TFT一起集成于显示面板之上。此外，通过采用栅极集成驱动电路，极大的减少了显示面板的外部引脚数目以及外围芯片数量，从而提高了显示器的可靠性、降低了生产成本。附图说明图1为本专利技术实施例一中的移位寄存器单元电路结构图；图2为本专利技术实施例一中的移位寄存器单元时序图；图3为本专利技术实施例一中双极性脉冲产生单元的工作时序图；图4为本专利技术实施例二中的移位寄存器单元电路结构图；图5为本专利技术实施例二中的移位寄存器单元时序图；图6为本专利技术实施例三中的移位寄存器单元电路结构图；图7为本专利技术实施例三中低电平维持信号在第三电容不同大小下的波形图；图8为本专利技术实施例四中的移位寄存器单元电路结构图；图9为本专利技术实施例五中一种栅极驱动电路的结构框图；图10为本专利技术实施例五中栅极驱动电路的时序图；图11为本专利技术实施例六中的一种显示器电路结构框图。具体实施方式为使本申请的申请目的、技术方案和优点更加清楚，下面通过具体实施方式结合附图对本申请作进一步详细说明。首先对一些术语进行说明：本申请中的晶体管可以为双极型晶体管或场效应晶体管。当晶体管为双极型晶体管时，其控制极是指双极型晶体管的基极，第一极可以为双极型晶体管的集电极或发射极，对应的第二极可以为双极型晶体管的发射本文档来自技高网...

【技术保护点】
一种移位寄存器单元，其特征在于，包括：第一时钟信号输入端，用于输入第一时钟信号（VA）；第一脉冲信号输入端，用于输入第一脉冲信号（VI1）；信号输出端，用于输出脉冲驱动信号（VOUT）；低电平端，用于输入低电平（VL）；工作模块（11）和维持模块（12）；所述工作模块（11）包括输入模块（111）、驱动模块（112）和下拉模块（113）；所述维持模块（12）包括低电平维持单元（121）和双极性脉冲产生单元（122）；所述驱动模块（112）耦合于第一时钟信号输入端和信号输出端之间，在其驱动控制端（Q）充电获得驱动电压后，将第一时钟信号（VA）传送到信号输出端；所述输入模块（111）耦合于所述第一脉冲信号输入端和所述驱动控制端（Q）之间，用于从所述第一脉冲信号输入端输入第一脉冲信号（VI1），给所述驱动模块（112）的驱动控制端（Q）充电提供驱动电压；所述下拉模块（113）耦合于所述信号输出端和所述低电平端之间，所述下拉模块（113）还耦合于所述驱动控制端（Q）；所述下拉模块（113）还包括第二脉冲信号输入端，用于从所述第二脉冲信号输入端输入第二脉冲信号（VI2），将所述信号输出端和所述驱动控制端（Q）耦合至所述低电平端；所述低电平维持单元（121）耦合在所述信号输出端和所述低电平端之间，在其第一低电平维持控制端（P1）输入第一低电平维持信号，或者第二低电平维持控制端（P2）输入第二低电平维持信号时，将所述信号输出端耦合至所述低电平端；所述双极性脉冲产生单元（122）包括第二电容（C2）、第八晶体管（T8）、第九晶体管（T9）和第十晶体管（T10）；所述第二电容（C2）耦合在所述第一时钟信号输入端和所述第一低电平维持控制端（P1）之间；所述第八晶体管（T8）的控制极耦合到所述信号输出端，第一极耦合到所述第一低电平维持控制端（P1），第二极耦合到所述第九晶体管（T9）的控制极；所述第九晶体管（T9）的第一极耦合到所述第一低电平维持控制端（P1），第二极耦合到所述低电平端；所述第十晶体管（T10）的控制极和第二极耦合到所述低电平端，第一极耦合到所述第一低电平维持控制端（P1）；所述双极性脉冲产生单元（122）用于为所述第一低电平维持控制端（P1）提供双极性的脉冲信号，作为第一低电平维持信号；所述第一时钟信号（VA）和所述第二低电平维持信号互补；所述第二脉冲信号（VI2）的高电平滞后于所述第一脉冲信号（VI1）的高电平一个时钟周期；所述第一脉冲信号（VI1）到来时，所述第一时钟信号（VA）为低电平。...

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，包括：第一时钟信号输入端，用于输入第一时钟信号(VA)；第一脉冲信号输入端，用于输入第一脉冲信号(VI1)；信号输出端，用于输出脉冲驱动信号(VOUT)；低电平端，用于输入低电平(VL)；工作模块(11)和维持模块(12)；所述工作模块(11)包括输入模块(111)、驱动模块(112)和下拉模块(113)；所述维持模块(12)包括低电平维持单元(121)和双极性脉冲产生单元(122)；所述驱动模块(112)耦合于第一时钟信号输入端和信号输出端之间，在其驱动控制端(Q)充电获得驱动电压后，将第一时钟信号(VA)传送到信号输出端；所述输入模块(111)耦合于所述第一脉冲信号输入端和所述驱动控制端(Q)之间，用于从所述第一脉冲信号输入端输入第一脉冲信号(VI1)，给所述驱动模块(112)的驱动控制端(Q)充电提供驱动电压；所述下拉模块(113)耦合于所述信号输出端和所述低电平端之间，所述下拉模块(113)还耦合于所述驱动控制端(Q)；所述下拉模块(113)还包括第二脉冲信号输入端，用于从所述第二脉冲信号输入端输入第二脉冲信号(VI2)，将所述信号输出端和所述驱动控制端(Q)耦合至所述低电平端；所述低电平维持单元(121)耦合在所述信号输出端和所述低电平端之间，在其第一低电平维持控制端(P1)输入第一低电平维持信号，或者第二低电平维持控制端(P2)输入第二低电平维持信号时，将所述信号输出端耦合至所述低电平端；所述双极性脉冲产生单元(122)包括第二电容(C2)、第八晶体管(T8)、第九晶体管(T9)和第十晶体管(T10)；所述第二电容(C2)耦合在所述第一时钟信号输入端和所述第一低电平维持控制端(P1)之间；所述第八晶体管(T8)的控制极耦合到所述信号输出端，第一极耦合到所述第一低电平维持控制端(P1)，第二极耦合到所述第九晶体管(T9)的控制极；所述第九晶体管(T9)的第一极耦合到所述第一低电平维持控制端(P1)，第二极耦合到所述低电平端；所述第十晶体管(T10)的控制极和第二极耦合到所述低电平端，第一极耦合到所述第一低电平维持控制端(P1)；所述双极性脉冲产生单元(122)用于为所述第一低电平维持控制端(P1)提供双极性的脉冲信号，作为第一低电平维持信号；所述第一时钟信号(VA)和所述第二低电平维持信号互补；所述互补是指：当所述第一时钟信号(VA)为高电平时，所述第二低电平维持信号为低电平；当所述第一时钟信号(VA)为低电平时，所述第二低电平维持信号为高电平；所述第二脉冲信号(VI2)的高电平滞后于所述第一脉冲信号(VI1)的高电平一个时钟周期；所述第一脉冲信号(VI1)到来时，所述第一时钟信号(VA)为低电平。2.如权利要求1所述的移位寄存器单元，其特征在于，所述驱动模块(112)包括第二晶体管(T2)和第一电容(C1)；所述第二晶体管(T2)的控制极耦合到所述驱动控制端(Q)，用于输入所述驱动电压，第一极耦合到第一时钟信号输入端，用于接收第一时钟信号(VA)，第二极耦合到信号输出端，用于在被所述驱动电压开启后，当所述第一时钟信号(VA)为高电平时对信号输出端充电，当所述第一时钟信号(VA)为低电平时下拉信号输出端的电位；所述第一电容(C1)耦合在所述驱动控制端(Q)和所述信号输出端之间，用于存储所述驱动电压直到被放电。3.如权利要求1所述的移位寄存器单元，其特征在于，所述输入模块(111)包括第一晶体管(T1)；所述第一晶体管(T1)的控制极和第一极耦合到第一脉冲信号输入端，用于输入第一脉冲信号(VI1)，第二极耦合到所述驱动控制端(Q)，用于响应第一脉冲信号(VI1)高电平导通为驱动控制端(Q)提供驱动电压。4.如权利要求1所述的移位寄存器单元，其特征在于，所述下拉模块(113)包括：第三晶体管(T3)和第四晶体管(T4)；所述第三晶体管(T3)的控制极和所述第四晶体管(T4)的控制极耦合到所述第二脉冲信号输入端；所述第三晶体管(T3)的第一极耦合到所述信号输出端，第二极耦合到所述低电平端；所述第四晶体管(T4)的第一极耦合到驱动控制端(Q)，第二极耦合到所述低电平端；所述第三晶体管(T3)和第四晶体管(T4)...

【专利技术属性】
技术研发人员：张盛东，胡治晋，廖聪维，李文杰，李君梅，
申请(专利权)人：北京大学深圳研究生院，
类型：发明
国别省市：广东;44