一种阵列基板及其驱动方法、显示装置制造方法及图纸

技术编号:10970904 阅读:82 留言:0更新日期:2015-01-30 00:29
本发明专利技术实施例公开了一种阵列基板及其驱动方法、显示装置,涉及显示技术领域,能够避免一条栅线控制的显示薄膜晶体管同步开启,进而减小对公共电极电压的拉动。该阵列基板上设置有多条栅线,所述栅线两端分别连接第一栅极驱动电路和第二栅极驱动电路,每条所述栅线分为与所述第一栅极驱动电路连接的第一栅线部分和与所述第二栅极驱动电路连接的第二栅线部分,所述第一栅线部分和所述第二栅线部分之间设置有开关元件。

【技术实现步骤摘要】
—种阵列基板及其驱动方法、显示装置
本专利技术涉及显示
,尤其涉及一种阵列基板及其驱动方法、显示装置。
技术介绍
显示装置的阵列基板上设置有纵横交错的栅线和数据线,栅线和数据线围成像素,像素内设置有显示薄膜晶体管和像素电极,一条栅线控制一行显示薄膜晶体管的开启,进而决定数据线是否对该行像素的像素电极进行充电,因此,为了驱动显示装置,阵列基板上需要设置栅极驱动电路和源极驱动电路,其中,栅极驱动电路向栅线输出栅极驱动信号,源极驱动电路向数据线输出数据信号。 目前,显示装置正向着大尺寸、高解析度的方向发展,一条栅线需要控制的显示薄膜晶体管越来越多,为了避免距离栅极驱动电路较远的显示薄膜晶体管的开启电压不足,显示装置通常包括分别位于栅线两端的两个栅极驱动电路,两个栅极驱动电路同时从两侧向一条栅线输出相同的栅极驱动信号,进而保证了该栅线控制的所有显示薄膜晶体管的正常开启。 专利技术人发现,对于大尺寸、高解析度的显示装置而言,栅线、数据线和公共电极线等电阻较大,且栅线、数据线和公共电极之间的耦合电容较大,当两个栅极驱动电路同时驱动一条栅线时,一行显示薄膜晶体管同时开启,一行像素电极同时充电,会在很大程度上拉动公共电极的电压,进而影响施加在像素上的实际电压,容易出现残像、串扰等不良。
技术实现思路
本专利技术所要解决的技术问题在于提供一种阵列基板及其驱动方法、显示装置,能够避免同一条栅线控制的显示薄膜晶体管同步开启,进而减小对公共电极电压的拉动。 为了解决上述技术问题,本专利技术实施例提供了一种阵列基板,采用如下技术方案: —种阵列基板,所述阵列基板上设置有多条栅线,所述栅线两端分别连接第一栅极驱动电路和第二栅极驱动电路,每条所述栅线分为与所述第一栅极驱动电路连接的第一栅线部分和与所述第二栅极驱动电路连接的第二栅线部分,所述第一栅线部分和所述第二栅线部分之间设置有开关元件。 所述开关元件为薄膜晶体管。 所述薄膜晶体管的源极连接所述第一栅线部分,所述薄膜晶体管的漏极连接所述第二栅线部分,所述薄膜晶体管的栅极连接信号输入端,所述信号输入端输入开启信号或者关断信号,控制所述薄膜晶体管的开启或者关闭。 所述阵列基板还包括位于像素内的显示薄膜晶体管,所述薄膜晶体管的开启信号和关断信号与所述显示薄膜晶体管的开启信号和关断信号相同。 [0011 ] 所述信号输入端通过柔性电路板连接集成电路板。 所述第一栅线部分和所述第二栅线部分各驱动的像素个数相同或者不同。 所述第一栅极驱动电路和所述第二栅极驱动电路位于所述阵列基板上。 所述第一栅极驱动电路和所述第二栅极驱动电路各包括至少两个部分,所述第一栅极驱动电路的每个部分分别驱动至少一条所述第一栅线部分,所述第二栅极驱动电路的每个部分分别驱动至少一条所述第二栅线部分。 本专利技术实施例提供了一种阵列基板,该阵列基板上设置有多条栅线,每条栅线分为与第一栅极驱动电路连接的第一栅线部分和与第二栅极驱动电路连接的第二栅线部分,第一栅线部分和第二栅线部分之间设置有开关元件,当开关元件关断时,可以避免第一栅线部分控制的显示薄膜晶体管和第二栅线部分控制的显示薄膜晶体管的同步开启,避免对一行像素电极同时进行充电,从而减小了对公共电极电压的拉动,进而能够减小对施加在像素上的实际电压的影响,能够改善显示装置出现的残像、串扰等不良。 此外,本专利技术实施例还提供了一种显示装置,该显示装置包括以上任一项所述的阵列基板。 为了进一步解决上述技术问题,本专利技术实施例还提供了一种阵列基板的驱动方法,采用如下技术方案: 一种阵列基板的驱动方法包括: 控制所述开关元件,使所述开关元件关断; 所述第一栅极驱动电路输出栅极驱动信号至所述第一栅线部分; 所述第二栅极驱动电路输出栅极驱动信号至所述第二栅线部分; 其中,所述第一栅极驱动电路输出的栅极驱动信号持续一段时间后,所述第二栅极驱动电路输出栅极驱动信号。 一条所述栅线的扫描时间为T,所述第一栅极驱动电路输出的栅极驱动信号持续0.4?0.5T后,所述第二栅极驱动电路输出栅极驱动信号。 本专利技术实施例提供了一种阵列基板的驱动方法,该驱动方法包括:控制开关元件,使开关元件关断;第一栅极驱动电路输出栅极驱动信号至第一栅线部分;第二栅极驱动电路输出栅极驱动信号至第二栅线部分,由于第一栅极驱动电路输出的栅极驱动信号持续一段时间后,第二栅极驱动电路输出栅极驱动信号,进而使得第一栅线部分控制的显示薄膜晶体管先于第二栅线部分控制的显示薄膜晶体管而开启,避免了第一栅线部分控制的显示薄膜晶体管和第二栅线部分控制的显示薄膜晶体管的同步开启,避免对一行像素电极同时进行充电,从而减小了对公共电极电压的拉动,进而能够减小对施加在像素上的实际电压的影响,能够改善显示装置出现的残像、串扰等不良。 【附图说明】 为了更清楚地说明本专利技术实施例或现有技术中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本专利技术的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。 图1为本专利技术实施例中的阵列基板示意图; 图2为本专利技术实施例中的阵列基板的驱动方法流程图; 图3为本专利技术实施例中的阵列基板的驱动方法的时序图。 附图标记说明: I 一栅线;11 一第一栅线部分;12—第二栅线部分; [0031 ]2—第一栅极驱动电路;3—第二栅极驱动电路;4一开关元件; 5—源极驱动电路;6—数据线;7—像素电极; 8 一集成电路板;9 一彳目号输入端;10—显不薄膜晶体管。 【具体实施方式】 下面将结合本专利技术实施例中的附图,对本专利技术实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本专利技术一部分实施例,而不是全部的实施例。基于本专利技术中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本专利技术保护的范围。 实施例一 本专利技术实施例提供了一种阵列基板,能够避免一条栅线控制的显示薄膜晶体管同步开启,进而减小对公共电极电压的拉动。 具体地,如图1所示,该阵列基板上设置有多条栅线1,栅线I两端分别连接的第一栅极驱动电路2和第二栅极驱动电路3,每条栅线I分为与第一栅极驱动电路2连接的第一栅线部分11和与第二栅极驱动电路3连接的第二栅线部分12,第一栅线部分11和第二栅线部分12之间设置有开关元件4。 当开关元件4关断,第一栅极驱动电路2驱动第一栅线部分11时,第一栅极驱动电路2向第一栅线部分11输出栅极驱动信号,使得第一栅线部分11控制的显示薄膜晶体管10开启,源极驱动电路5向数据线6上输出的数据信号通过显示薄膜晶体管10传输至像素电极7,从而对第一栅线部分11控制的显示薄膜晶体管10连接的像素电极7进行充电,由于第一栅线部分11和第二栅线部分12之间连接的开关元件4关断,因此,第一栅极驱动电路2输出的栅极驱动信号不会对第二栅线部分12控制的显示薄膜晶体管10产生影响;类似地,第二栅极驱动电路3输出的栅极驱动信号不会对第一栅线部分11控制的显示薄膜晶体管10产生影响。因此,可以先驱动第一栅线部分11 (第二栅线部本文档来自技高网...

【技术保护点】
一种阵列基板,所述阵列基板上设置有多条栅线,所述栅线两端分别连接第一栅极驱动电路和第二栅极驱动电路,其特征在于,每条所述栅线分为与所述第一栅极驱动电路连接的第一栅线部分和与所述第二栅极驱动电路连接的第二栅线部分,所述第一栅线部分和所述第二栅线部分之间设置有开关元件。

【技术特征摘要】
1.一种阵列基板,所述阵列基板上设置有多条栅线,所述栅线两端分别连接第一栅极驱动电路和第二栅极驱动电路,其特征在于,每条所述栅线分为与所述第一栅极驱动电路连接的第一栅线部分和与所述第二栅极驱动电路连接的第二栅线部分,所述第一栅线部分和所述第二栅线部分之间设置有开关元件。2.根据权利要求1所述的阵列基板,其特征在于, 所述开关元件为薄膜晶体管。3.根据权利要求2所述的阵列基板,其特征在于, 所述薄膜晶体管的源极连接所述第一栅线部分,所述薄膜晶体管的漏极连接所述第二栅线部分,所述薄膜晶体管的栅极连接信号输入端,所述信号输入端输入开启信号或者关断信号,控制所述薄膜晶体管的开启或者关闭。4.根据权利要求3所述的阵列基板,其特征在于, 所述阵列基板还包括位于像素内的显示薄膜晶体管,所述薄膜晶体管的开启信号和关断信号与所述显示薄膜晶体管的开启信号和关断信号相同。5.根据权利要求3或4所述的阵列基板,其特征在于, 所述信号输入端通过柔性电路板连接集成电路板。6.根据权利要求1所述的阵列基板,其特征在于, 所述第一栅线部分和所述第二栅线部分各驱动的像素个数相同或...

【专利技术属性】
技术研发人员:王慧梁恒镇
申请(专利权)人:合肥鑫晟光电科技有限公司京东方科技集团股份有限公司
类型:发明
国别省市:安徽;34

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1