阵列基板栅极驱动单元、方法、电路和显示装置制造方法及图纸

本发明专利技术提供了一种阵列基板栅极驱动单元、方法、电路和显示装置。所述阵列基板栅极驱动单元，包括输入端、开启模块、控制模块、输出模块和栅极驱动信号输出端，开启模块用于在开启时间段控制来自所述输入端的触发信号输入所述控制模块；所述控制模块在输出时间段向输出模块输出第二时钟信号；所述输出模块在开启时间段控制第一电平输出至所述栅极驱动信号输出端在输出时间段将第二时钟信号输出至栅极驱动信号输出端，在维持时间段控制第一电平输出至栅极驱动信号输出端；第一时钟信号和第二时钟信号反相。本发明专利技术可以实现窄边框。

【技术实现步骤摘要】
阵列基板栅极驱动单元、方法、电路和显示装置
本专利技术涉及显示
，尤其涉及一种阵列基板栅极驱动单元、方法、电路和显示装置。
技术介绍
GOA(GateOnArray，阵列基板栅极驱动电路)一般应用于LTPS(LowTemperaturePoly-silicon，低温多晶硅)显示面板，目前大部分GOA的电路结构通常使用2个或3个时钟信号，以及两个直流电平(高电平VHG和低电平VGL)，在逐级扫描栅线时实现移位寄存器功能。如图1所示，现有的一种应用于LTPS显示面板的阵列基板栅极驱动电路包括的第N级阵列基板栅极驱动单元包括输入端(图1中未示)、第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第一电容C1、第二电容C2和栅极驱动信号输出端GN，其中，T1、T2、T3、T4、T5、T6和T7都为p型晶体管；该输入端接入第N-1级阵列基板栅极驱动单元输出的第N-1级栅极驱动信号GN-1以作为触发信号；该栅极驱动信号输出端GN输出第N级栅极驱动信号；N为大于1的整数。现有的阵列基板栅极驱动电路包括7个晶体管和2个存储电容，采用了两个时钟信号(第一时钟信号CLK和第二时钟信号CLKB)以及两个直流信号(高电平VGH和低电平VGL)。现有的7T2C的GOA电路使用较多的信号线和晶体管，实现1mm以下的窄边框显示器比较困难。
技术实现思路
本专利技术的主要目的在于提供一种阵列基板栅极驱动单元、方法、电路和显示装置，以实现窄边框。为了达到上述目的，本专利技术提供了一种阵列基板栅极驱动单元，包括输入端、开启模块、控制模块、输出模块和栅极驱动信号输出端，其中，所述开启模块，用于在每一显示周期的开启时间段，在第一时钟信号的控制下控制来自所述输入端的触发信号输入所述控制模块；所述控制模块，用于在每一显示周期的输出时间段，在所述第一时钟信号、所述第一电平和所述触发信号的控制下，向所述输出模块输出第二时钟信号；所述输出模块，用于在每一显示周期的开启时间段，在所述第一时钟信号的控制下控制第一电平输出至所述栅极驱动信号输出端，还用于在每一显示周期的输出时间段将所述第二时钟信号输出至所述栅极驱动信号输出端，还用于在每一显示周期的维持时间段在所述第一时钟信号的控制下控制所述第一电平输出至所述栅极驱动信号输出端；所述第一时钟信号和所述第二时钟信号反相。实施时，所述开启模块包括：开启晶体管，栅极接入所述第一时钟信号，第一极接入来自所述输入端的触发信号，第二极与所述控制模块连接。实施时，所述控制模块包括：第一控制晶体管，栅极与所述开启模块连接，第一极接入所述第二时钟信号；第二控制晶体管，栅极接入所述第一时钟信号，第一极接入所述第一电平，第二极分别与所述第一控制晶体管的第二极和所述输出模块连接；以及，维持电容，连接于所述第一控制晶体管的栅极和所述第一控制晶体管的第二极之间。实施时，所述输出模块包括：第一输出晶体管，栅极接入所述第一时钟信号，第一极接入所述第一电平，第二极与所述栅极驱动信号输出端连接；第二输出晶体管，栅极与所述第二控制晶体管的第二极连接，第一极与所述栅极驱动信号输出端连接，第二极接入所述第二时钟信号。实施时，所述开启晶体管、所述第一控制晶体管、所述第二控制晶体管、所述第一输出晶体管和所述第二输出晶体管都为p型晶体管；所述第一电平为高电平。实施时，所述开启晶体管、所述第一控制晶体管、所述第二控制晶体管、所述第一输出晶体管和所述第二输出晶体管都为n型晶体管；所述第一电平为低电平。本专利技术还提供了一种阵列基板栅极驱动方法，应用于上述的阵列基板栅极驱动单元，包括：在每一显示周期的开启时间段，开启模块在第一时钟信号的控制下控制来自输入端的触发信号输入控制模块，输出模块在所述第一时钟信号的控制下控制第一电平输出至栅极驱动信号输出端；在每一显示周期的输出时间段，控制模块在所述第一时钟信号、第一电平和所述触发信号的控制下，向输出模块输出第二时钟信号，输出模块将第二时钟信号输出至所述栅极驱动信号输出端；在每一显示周期的维持时间段，输出模块在所述第一时钟信号的控制下控制所述第一电平输出至所述栅极驱动信号输出端。本专利技术还提供了一种阵列基板栅极驱动方法，应用于上述的阵列基板栅极驱动单元，包括：在每一显示周期的开启时间段，第一时钟信号控制打开第一输出晶体管和开启晶体管，输出第一电平至栅极驱动信号输出端，输出触发信号至第一控制晶体管的栅极，以控制打开所述第一控制晶体管，使得输出第二时钟信号至第二输出晶体管的栅极，以控制关断所述第二输出晶体管；在每一显示周期的输出时间段，所述第一时钟信号控制关断所述开启晶体管，所述第一时钟信号控制关断所述第二控制晶体管，使得第一电平不能输出到所述第二输出晶体管的栅极，所述第一时钟信号控制关断所述第一输出晶体管，使得第一电平不能输出到所述栅极驱动信号输出端；通过维持电容维持所述第一控制晶体管的栅极电位以控制所述第一控制晶体管维持打开状态，从而控制打开所述第二输出晶体管，输出第二时钟信号至所述栅极驱动信号输出端；在每一显示周期的在维持时间段，在第一个时钟周期，所述第一时钟信号控制打开所述第一输出晶体管，同时所述第一时钟信号打开所述开启晶体管，使得所述第一控制晶体管的栅极接入所述触发信号，以关断所述第一控制晶体管，所述第一时钟信号控制打开所述第二控制晶体管，使得所述第二输出晶体管的栅极接入第一电平，控制关断所述第二输出晶体管，以保证输出第一电平至所述栅极驱动信号输出端；在下一个时钟周期，所述第一时钟信号控制关断所述第一输出晶体管，通过所述维持电容维持所述第二输出晶体管的栅极电位以控制关断所述第二输出晶体管，使得所述栅极驱动信号输出端的电位维持为第一电平。本专利技术还提供了一种阵列基板栅极驱动电路，包括多级上述的阵列基板栅极驱动单元；除了第一级阵列基板栅极驱动单元之外，每一级阵列基板栅极驱动单元的输入端与相邻上一级阵列基板栅极驱动单元的栅极驱动信号输出端连接。本专利技术还提供了一种显示装置，包括上述的阵列基板栅极驱动电路。与现有技术相比，本专利技术所述的阵列基板栅极驱动单元仅采用了五个晶体管和一个电容，并采用了三根信号线进行驱动，减少了GOA电路面积，用于实现窄边框的显示器；并且在减少晶体管数目和输入信号线的同时，保证GOA电路的稳定性和信赖性；本专利技术可以使用现有技术的驱动时序和集成电路芯片，有利于降低成本。附图说明图1是现有的阵列基板栅极驱动电路的电路图；图2是本专利技术实施例所述的阵列基板栅极驱动电路的结构图；图3是本专利技术一具体实施例所述的阵列基板栅极驱动电路的电路图；图4是本专利技术该具体实施例所述的阵列基板栅极驱动电路的工作时序图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。如图2所示，本专利技术实施例所述的阵列基板栅极驱动单元包括输入端(图3中未示)、开启模块31、控制模块32、输出模块33和栅极驱动信号输出端GN(图3中未示)，其中，所述开启模块31，用于在每一本文档来自技高网...

【技术保护点】
一种阵列基板栅极驱动单元，其特征在于，包括输入端、开启模块、控制模块、输出模块和栅极驱动信号输出端，其中，所述开启模块，用于在每一显示周期的开启时间段，在第一时钟信号的控制下控制来自所述输入端的触发信号输入所述控制模块；所述控制模块，用于在每一显示周期的输出时间段，在所述第一时钟信号、所述第一电平和所述触发信号的控制下，向所述输出模块输出第二时钟信号；所述输出模块，用于在每一显示周期的开启时间段，在所述第一时钟信号的控制下控制第一电平输出至所述栅极驱动信号输出端，还用于在每一显示周期的输出时间段将所述第二时钟信号输出至所述栅极驱动信号输出端，还用于在每一显示周期的维持时间段在所述第一时钟信号的控制下控制所述第一电平输出至所述栅极驱动信号输出端；所述第一时钟信号和所述第二时钟信号反相。

【技术特征摘要】
1.一种阵列基板栅极驱动单元，其特征在于，包括输入端、开启模块、控制模块、输出模块和栅极驱动信号输出端，其中，所述开启模块，用于在每一显示周期的开启时间段，在第一时钟信号的控制下控制来自所述输入端的触发信号输入所述控制模块；所述控制模块，用于在每一显示周期的输出时间段，在所述第一时钟信号、第一电平和所述触发信号的控制下，向所述输出模块输出第二时钟信号；所述输出模块，用于在每一显示周期的开启时间段，在所述第一时钟信号的控制下控制第一电平输出至所述栅极驱动信号输出端，还用于在每一显示周期的输出时间段将所述第二时钟信号输出至所述栅极驱动信号输出端，还用于在每一显示周期的维持时间段在所述第一时钟信号的控制下控制所述第一电平输出至所述栅极驱动信号输出端；所述第一时钟信号和所述第二时钟信号反相；当所述开启模块包括的晶体管、所述控制模块包括的晶体管和所述输出模块包括的晶体管都为p型晶体管时，在所述开启时间段所述第一时钟信号的电位为低电平，在输出时间段所述第一时钟信号的电位为高电平，在维持时间段所述第一时钟信号的电位为低电平；当所述开启模块包括的晶体管、所述控制模块包括的晶体管和所述输出模块包括的晶体管都为n型晶体管时，在所述开启时间段所述第一时钟信号的电位为高电平，在输出时间段所述第一时钟信号的电位为低电平，在维持时间段所述第一时钟信号的电位为高电平。2.如权利要求1所述的阵列基板栅极驱动单元，其特征在于，所述开启模块包括：开启晶体管，栅极接入所述第一时钟信号，第一极接入来自所述输入端的触发信号，第二极与所述控制模块连接。3.如权利要求2所述的阵列基板栅极驱动单元，其特征在于，所述控制模块包括：第一控制晶体管，栅极与所述开启模块连接，第一极接入所述第二时钟信号；第二控制晶体管，栅极接入所述第一时钟信号，第一极接入所述第一电平，第二极分别与所述第一控制晶体管的第二极和所述输出模块连接；以及，维持电容，连接于所述第一控制晶体管的栅极和所述第一控制晶体管的第二极之间。4.如权利要求3所述的阵列基板栅极驱动单元，其特征在于，所述输出模块包括：第一输出晶体管，栅极接入所述第一时钟信号，第一极接入所述第一电平，第二极与所述栅极驱动信号输出端连接；第二输出晶体管，栅极与所述第二控制晶体管的第二极连接，第一极与所述栅极驱动信号输出端连接，第二极接入所述第二时钟信号。5.如权利要求4所述的阵列基板栅极驱动单元，其特征在于，所述开启晶体管、所述第一控制晶体管、所述第二控制晶体管、所述第一输出晶体管和所述第二输出晶体管都为p型晶体管；所述第一电平为高电平。6.如权利要求4所述的阵列基板栅极驱动单元，其特征在于，所述开启晶体管、所述第一控制晶体管、所述第二控制晶体...

【专利技术属性】
技术研发人员：龙春平，王颖，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京;11