驱动电路及显示装置制造方法及图纸

本发明专利技术公开了一种驱动电路及显示装置，该驱动电路包括可编程伽马校正缓冲电路芯片、时序控制器、存储器以及控制接口。本发明专利技术还提供一种显示装置，本发明专利技术的驱动电路及显示装置在开机后，可进行实时更新可编程伽马校正缓冲电路芯片的伽马值，使其控制的输出电压尽可能的趋于准确，进而使其组装的显示装置更能真实的反映原物体或源图像。

【技术实现步骤摘要】
驱动电路及显示装置
本专利技术涉及显示领域，尤其涉及一种驱动电路及显示装置。
技术介绍
越来越多的人使用显示装置进行信息获取以及家庭娱乐。为了保证显示装置的显示质量，一般会设置相应的驱动电路对显示装置进行画质控制(如控制显示装置的伽马值)，该驱动电路可设置在印刷电路板上。 图1为现有的显示装置的驱动电路的结构示意图。驱动电路10包括可编程伽马校正缓冲电路芯片ll(P-gamma 1C)、时序控制器12 (T-C0N)、存储器13以及控制接口 14。其中P-gamma 1C中设置有NVM(非易失性存储器，Non-Volatile Memory)，用于存储提供给P-gamma 1C的伽马代码(ga_a code)。该驱动电路工作时,外部的信号可能会将NVM中的伽马代码改写，导致P-gamma 1C中的伽马代码与正常的伽马代码不一致,从而造成P_ga_a1C输出的伽马值产生漂移。 因此，急需设计一款防止P-ga_a 1C输出的伽马值产生漂移的驱动电路及显示装置，以解决上述的技术问题。
技术实现思路
有鉴于此，本专利技术提供一种可稳定输出伽玛值的驱动电路及显示装置，以解决现有的驱动电路及显示装置的输出的伽马值易产生漂移的技术问题。 为解决上述技术问题，本专利技术实施例提供以下技术方案: 一种驱动电路，用于相应的显示装置，其特征在于，包括: 可编程伽马校正缓冲电路芯片，用于提供调整所述显示装置的画质的伽马值； 时序控制器，用于控制所述可编程伽马校正缓冲电路芯片的工作时序； 存储器，用于存储控制所述时序控制器的时序代码以及控制所述可编程伽马校正缓冲电路芯片的伽马代码；以及 控制接口，用于接收外部控制信号； 其中所述可编程伽马校正缓冲电路芯片通过第一连接线与所述时序控制器连接，所述时序控制器通过第二连接线与所述存储器连接，所述时序控制器通过所述第二连接线与所述控制接口连接。 在本专利技术所述的驱动电路中，所述时序控制器控制所述存储器给所述可编程伽马校正缓冲电路芯片提供伽马代码，使得所述可编程伽马校正缓冲电路芯片提供稳定的伽马值。 在本专利技术所述的驱动电路中，所述时序控制器控制所述存储器周期性的给所述可编程伽马校正缓冲电路芯片提供伽马代码。 在本专利技术所述的驱动电路中，所述时序控制器根据所述外部控制信号从所述存储器获取所述时序代码，以生成用于控制所述可编程伽马校正缓冲电路芯片的工作时序的时序信号。 在本专利技术所述的驱动电路中，外界装置通过所述控制接口、所述第二连接线控制所述时序控制器。 在本专利技术所述的驱动电路中，所述伽马代码设置在所述时序代码的空白部分。 在本专利技术所述的驱动电路中，所述伽马代码周期性重复的设置在所述时序代码的空白部分。 在本专利技术所述的驱动电路中，所述存储器为带电可擦可编程只读存储器。 在本专利技术所述的驱动电路中，所述第一连接线包括数据输出线以及时钟输出线；所述第二连接线包括数据输入线以及时钟输入线。 本专利技术还提供个一种使用上述驱动电路的显示装置。 相对于现有技术，本专利技术的驱动电路及显示装置将伽马代码存储在用于存储时序代码的存储器中，并周期性的将该伽马代码发送至可编程伽马校正缓冲电路芯片，使得可编程伽马校正缓冲电路芯片可稳定输出伽马值；解决了现有的驱动电路及显示装置的输出的伽马值易产生漂移的技术问题。 【附图说明】 为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面对实施例中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获取其他的附图。 图1为现有的显示装置的驱动电路的结构示意图。 图2为本专利技术的驱动电路的优选实施例的结构示意图； 图3为本专利技术的驱动电路的优选实施例的工作信号示意图。 【具体实施方式】 请参照附图中的图式，其中相同的组件符号代表相同的组件。以下的说明是基于所例示的本专利技术具体实施例，其不应被视为限制本专利技术未在此详述的其它具体实施例。 请参阅图2，图2为本专利技术的驱动电路的优选实施例的结构示意图。本优选实施例的驱动电路20包括可编程伽马校正缓冲电路芯片21、时序控制器22、存储器23以及控制接口 24。可编程伽马校正缓冲电路芯片21用于提供调整显示装置的画质的伽马值；时序控制器22用于控制可编程伽马校正缓冲电路芯片21的工作时序；存储器23用于存储控制时序控制器22的时序代码以及控制可编程伽马校正缓冲电路芯片21的伽马代码；控制接口 24用于接收外部控制信号。 可编程伽马校正缓冲电路芯片21通过第一连接线25与时序控制器22连接，时序控制器22通过第二连接线26与存储器23连接，同时时序控制器22通过第二连接线26与控制接口 24连接。外界装置通过控制接口 24、第二连接线26控制时序控制器22。其中存储器23优选为带电可擦可编程只读存储器，第一连接线25包括数据输出线SDA-0以及时钟输出线SCL-0，第二连接线26包括数据输入线SDA-1以及时钟输入线SCL-1。 本专利技术的驱动电路20使用时，首先将控制时序控制器22的时序代码以及控制可编程伽马校正缓冲电路芯片21的伽马代码存储到存储器23中，由于时序控制器22的时序代码的有效部分较少，因此伽马代码可周期性重复的设置在时序代码的空白部分，即将伽马代码整合在时序代码中。 当外界装置通过数据输入线SDA-1以及时钟输入线SCL-1向时序控制器22发送外部控制信号后，时序控制器22从存储器23读取整合后的时序代码(即包括原时序代码以及伽马代码)，以生成控制可编程伽马校正缓冲电路芯片21的工作时序的时序信号，并将上述整合后的时序代码中的伽马代码通过数据输出线SDA-0以及时钟输出线SCL-0发送给可编程伽马校正缓冲电路芯片21。 具体如图3所示，图3为本专利技术的驱动电路的优选实施例的工作信号示意图。其中第一排信号为电源信号，第二排信号为整合后的时序代码，第三排信号为伽马代码，第四排信号的显示装置的画面驱动信号。由图中可见，时序控制器22控制存储器23周期性的将伽马代码提供给可编程伽马校正缓冲电路芯片21，使得每隔N帧频信号(或预设时间)，对可编程伽马校正缓冲电路芯片21中的伽马代码进行更新，避免了伽马代码被外部信号改写。若伽马代码即使被外部信号改写，在预设时间内，该伽马代码也会被更新回存储器23中的设定值。 优选的，预设时间的设置方式包括时分法、巾贞频控制法(Frame Rate control)、子场法(Sub-Fields)、脉冲宽度调制法等。 优选的，第二连接线26优选同时包括数据输入线(SDA-1)以及时钟输入线(SCL-1)，且成对设置。第一连接线25优选同时包括数据输出线(SDA-0)以及时钟输出线(SCL-0)，且成对设置。 因此本优选实施例中的显示装置的驱动电路20在开机后，可对伽马代码进行实时更新，使显示装置的驱动电路20控制的输出电压尽可能的趋于准确。即使偶尔受到噪声干扰产生了错误，也会很快得到纠正，进而使显示装置能更真实的反映原图像。 本优选实施例的驱动电路将伽马代码存储在用于存储时序代码的存储器中，并周期性的将该伽马代码本文档来自技高网...

【技术保护点】
一种驱动电路，用于相应的显示装置，其特征在于，包括：可编程伽马校正缓冲电路芯片，用于提供调整所述显示装置的画质的伽马值；时序控制器，用于控制所述可编程伽马校正缓冲电路芯片的工作时序；存储器，用于存储控制所述时序控制器的时序代码以及控制所述可编程伽马校正缓冲电路芯片的伽马代码；以及控制接口，用于接收外部控制信号；其中所述可编程伽马校正缓冲电路芯片通过第一连接线与所述时序控制器连接，所述时序控制器通过第二连接线与所述存储器连接，所述时序控制器通过所述第二连接线与所述控制接口连接。

【技术特征摘要】
1.一种驱动电路，用于相应的显示装置，其特征在于，包括: 可编程伽马校正缓冲电路芯片，用于提供调整所述显示装置的画质的伽马值； 时序控制器，用于控制所述可编程伽马校正缓冲电路芯片的工作时序； 存储器，用于存储控制所述时序控制器的时序代码以及控制所述可编程伽马校正缓冲电路芯片的伽马代码；以及 控制接口，用于接收外部控制信号； 其中所述可编程伽马校正缓冲电路芯片通过第一连接线与所述时序控制器连接，所述时序控制器通过第二连接线与所述存储器连接，所述时序控制器通过所述第二连接线与所述控制接口连接。2.根据权利要求1所述的驱动电路，其特征在于，所述时序控制器控制所述存储器给所述可编程伽马校正缓冲电路芯片提供伽马代码，使得所述可编程伽马校正缓冲电路芯片提供稳定的伽马值。3.根据权利要求2所述的驱动电路，其特征在于，所述时序控制器控制所述存储器周期性的给所述可编程伽马校...

【专利技术属性】
技术研发人员：房兆林，郭东胜，陈宥烨，徐枫程，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东;44