本实用新型专利技术公开了一种具有异质埋层的RF LDMOS器件，本实用新型专利技术在传统的器件结构基础上，在高掺杂衬底和外延层之间加入异质埋层，该异质埋层与高掺杂衬底和外延层具有相反的掺杂类型，源端金属引线与高掺杂衬底之间通过导电沟槽相连接，导电沟槽穿过异质埋层与高掺杂衬底相接触。本实用新型专利技术的RF LDMOS器件由于异质埋层对高掺杂衬底和外延层的耗尽作用，降低了管芯的损耗，是管芯能方便地与无源元件集成，有助于降低封装管内匹配电路的难度，同时芯片可进一步减薄，改善散热性能。
【技术实现步骤摘要】
—种具有异质埋层的RF LDMOS器件
本技术属于半导体
，具体涉及一种具有异质埋层的RF LDMOS器件。
技术介绍
RF LDMOS (射频横向扩散金属氧化物半导体)与其他晶体管相比在线性度、增益、散热性能等方面具有显著优势，且制造工艺与成熟的CMOS工艺兼容，因而被广泛应用在射频和微波功率放大器中。由于要输出大功率，RF LDMOS常常采用多叉指并联结构，但这会使器件的寄生电容增大，频率特性恶化，同时输入输出阻抗也随之变小。通常输出功率大于100瓦的裸管芯输入阻抗低于I欧姆，而射频通信电路中通常使用50欧姆的特性阻抗，因此必须采用适当的匹配电路结构将管芯阻抗匹配到50欧姆。通常的做法是采用两个匹配电路，一个置于管芯封装体中，另一个在外电路中实现。封装体中利用与管芯相似的工艺制造电阻、电容和电感等无源元件并通过金属键合线与管芯连接进行匹配，但这样不仅提高了制造工艺和封装工艺的成本，还会增加功率放大器的损耗。同时，由于这种匹配方式难度很大,将会大大提高研发和生产成本。 若能够降低管芯的损耗，同时将无源元件集成到管芯中，以减少键合线的使用，将大大降低匹配电路的损耗。因此，如何提高管芯本身的阻抗、降低损耗以简化匹配电路是亟待解决的问题。
技术实现思路
本技术目的在于针对现有技术所存在的不足，提供了一种具有异质埋层的RFLDMOS器件，能够减小管芯损耗，便于管芯与无源元件集成。 为了解决现有技术中的这些问题，本技术提供的技术方案是: 一种具有异质埋层的RF LDMOS器件，包括RF LDMOS基本结构，所述RF LDMOS基本结构包括最下层的重掺杂衬底、设于重掺杂衬底上的外延层以及设于外延层上方的栅，所述的外延层内设置有重掺杂源区、重掺杂漏区，所述的重掺杂源区和重掺杂漏区分别位于栅的两侧，在所述的外延层内位于所述的重掺杂源区和重掺杂漏区之间设有沟道区和漏漂移区，所述的漏漂移区与重掺杂漏区相接触，所述的重掺杂源区在一侧与沟道区相接触，在另一侧与重掺杂区相接触，所述的沟道区下方与阱区相接触，所述的栅被氧化层包围，其顶部设有场板，所述的重掺杂源区和重掺杂漏区上方两侧分别设有源端金属引线和漏端金属引线，所述的源端金属引线与氧化层、重掺杂源区、重掺杂区和导电沟槽相接触，所述的漏端金属引线与氧化层和重掺杂漏区相接触，所述的导电沟槽为连接源端金属引线和重掺杂衬底的导电通道，所述的导电沟槽与源端金属引线、重掺杂区、沟道区、阱区、外延层和重掺杂衬底相接触，所述的重掺杂衬底与外延层之间设有异质埋层。 进一步的，所述异质埋层的掺杂类型与重掺杂衬底和外延层相反。 进一步的，所述异质埋层的厚度远小于外延层的厚度，但掺杂浓度更大。 进一步的，所述异质埋层有两层，所述每一层的异质埋层的掺杂类型相同，与重掺杂衬底接触的第一异质埋层的掺杂浓度比与外延层接触的第二异质埋层的掺杂浓度高。 相对于现有技术中的方案，本技术的优点是: 在传统RF LDMOS器件结构的基础上在高掺杂衬底和外延层之间加入掺杂类型相反的异质埋层，通过调节异质埋层的厚度和掺杂浓度，可以改善外延层中的耗尽区，降低损耗，同时方便集成无源元件，提高无源元件Q值。利用异质埋层优化垂直方向的电场可以使芯片厚度进一步减小，提高器件散热性能，改善器件鲁棒性。 【附图说明】 下面结合附图及实施例对本技术作进一步描述: 图1是本技术实施例1的RF LDMOS器件的剖面结构示意图； 图2是本技术实施例2的RF LDMOS器件的剖面结构示意图。 其中:1.RF LDMOS基本结构，2.重掺杂衬底，3.外延层，4.导电沟槽，5.阱区， 6.沟道区，7.重掺杂区，8.重掺杂源区，9.漏漂移区，10.重掺杂漏区，11.场板，12.氧化层，13.漏端金属引线，14.源端金属引线，15.栅，16.第一异质埋层，17.第二异质埋层。 【具体实施方式】 以下结合具体实施例对上述方案做进一步说明。应理解，这些实施例是用于说明本技术而不限于限制本技术的范围。实施例中采用的实施条件可以根据具体厂家的条件做进一步调整，未注明的实施条件通常为常规实验中的条件。 实施例1: 如图1所示，本实施例所描述一种具有异质埋层的RF LDMOS器件，它包括RFLDMOS基本结构I，RF LDMOS基本结构I包括最下层的重掺杂衬底2、设于重掺杂衬底2上的外延层3以及设于外延层3上方的栅15，外延层3内设置有重掺杂源区8、重掺杂漏区10，重掺杂源区8和重掺杂漏区10分别位于栅15的两侧,在外延层3内，位于重掺杂源区8和重掺杂漏区10之间依次设有沟道区6和漏漂移区9，漏漂移区9与重掺杂漏区10相接触，重掺杂源区8在一侧与沟道区6相接触，在另一侧与重掺杂区7相接触，沟道区6下方与阱区5相接触，栅15被氧化层12包围，重掺杂源区8和重掺杂漏区10上方分别设有源端金属引线14和漏端金属引线13，源端金属引线14与氧化层12、重掺杂源区8、重掺杂区7和导电沟槽4相接触，漏端金属引线13与氧化层12和重掺杂漏区10相接触，导电沟槽4为连接源端金属引线14和重掺杂衬底2的导电通道，导电沟槽4为重掺杂的半导体材料或者金属材料，导电沟槽4与源端金属引线14、重掺杂区7、沟道区6、阱区5、外延层3和重掺杂衬底2相接触，在栅15顶部设有场板11，场板11与栅15之间通过氧化层12相隔离。 在重掺杂衬底2与外延层3之间设有异质埋层16，异质埋层16掺杂类型与重掺杂衬底2和外延层3相反，异质埋层16的厚度与外延层3相比很小但掺杂浓度更大，可以向上对外延层3进行耗尽。导电沟槽4穿过外延埋层16与重掺杂衬底2相接触，外延层3在导电沟槽4和异质埋层16的共同作用下形成三维耗尽。重掺杂衬底2由于异质埋层16的耗尽作用使得其性质接近材料的本征特性，大大降低了损耗。在将RF LDMOS器件与无源元件如电感、电容和电阻集成时损耗也将大大减少，器件的Q值得到提高，射频性能得以改盡口 ο 异质埋层16对外延层3中的电场具有改善效果。RF LDMOS器件工作时漏端金属引线13为高电位，重掺杂衬底2为低电位，导电沟槽4、源端金属引线14和重掺杂源区8为等电位，因此击穿电压依靠漏漂移区9和外延层3承受，由于异质埋层16的引入使得外延层3边缘电场可以迅速降低，从而提高器件击穿电压，因此器件可以做的更薄，散热性能得以改善。 实施例2: 如图2所示，异质埋层为两层结构，分别为第一异质埋层16和第二异质埋层17，第一异质埋层16和第二异质埋层17的厚度可以一致也可以不一致，第一异质埋层16和第二异质埋层17的掺杂类型相同而均与高掺杂衬底2和外延层3的掺杂类型相反，第一异质埋层16的掺杂浓度比第二异质埋层17的掺杂浓度高，以更好地耗尽重掺杂衬底2。 上述实例只为说明本技术的技术构思及特点，其目的在于让熟悉此项技术的人是能够了解本技术的内容并据以实施，并不能以此限制本技术的保护范围。凡根据本技术精神实质所做的等效变换或修饰，都应涵盖在本技术的保护范围之内。本文档来自技高网...
【技术保护点】
一种具有异质埋层的RF LDMOS器件，包括RF LDMOS基本结构（1），所述RF LDMOS基本结构（1）包括最下层的重掺杂衬底（2）、设于重掺杂衬底（2）上的外延层（3）以及设于外延层（3）上方的栅（15），所述的外延层（3）内设置有重掺杂源区（8）、重掺杂漏区（10），所述的重掺杂源区（8）和重掺杂漏区（10）分别位于栅（15）的两侧，在所述的外延层（3）内位于所述的重掺杂源区（8）和重掺杂漏区（10）之间设有沟道区（6）和漏漂移区（9），所述的漏漂移区（9）与重掺杂漏区（10）相接触，所述的重掺杂源区（8）在一侧与沟道区（6）相接触，在另一侧与重掺杂区（7）相接触，所述的沟道区（6）下方与阱区（5）相接触，所述的栅（15）被氧化层（12）包围，其顶部设有场板（11），所述的重掺杂源区（8）和重掺杂漏区（10）上方两侧分别设有源端金属引线（14）和漏端金属引线（13），所述的源端金属引线与氧化层（12）、重掺杂源区（8）、重掺杂区（7）和导电沟槽（4）相接触，所述的漏端金属引线与氧化层（12）和重掺杂漏区（10）相接触，所述的导电沟槽（4）为连接源端金属引线（14）和重掺杂衬底（2）的导电通道，所述的导电沟槽（4）与源端金属引线（14）、重掺杂区（7）、沟道区（6）、阱区（5）、外延层（3）和重掺杂衬底（2）相接触，其特征在于，所述的重掺杂衬底（2）与外延层（3）之间设有异质埋层（16）。...
【技术特征摘要】
1.一种具有异质埋层的RF LDMOS器件，包括RF LDMOS基本结构(I )，所述RF LDMOS基本结构(I)包括最下层的重掺杂衬底(2)、设于重掺杂衬底(2)上的外延层(3)以及设于外延层(3)上方的栅(15)，所述的外延层(3)内设置有重掺杂源区(8)、重掺杂漏区(10)，所述的重掺杂源区(8)和重掺杂漏区(10)分别位于栅(15)的两侧，在所述的外延层(3)内位于所述的重掺杂源区(8)和重掺杂漏区(10)之间设有沟道区(6)和漏漂移区(9)，所述的漏漂移区(9)与重掺杂漏区(10)相接触，所述的重掺杂源区(8)在一侧与沟道区(6)相接触，在另一侧与重掺杂区(7)相接触，所述的沟道区(6)下方与阱区(5)相接触，所述的栅(15)被氧化层(12)包围，其顶部设有场板(11)，所述的重掺杂源区(8)和重掺杂漏区(10)上方两侧分别设有源端金属引线(14)和漏端金属引线(13)，所述的源端金属引线与氧化层(12)、重掺杂源区(8)、重掺杂区(7)和导电沟槽...
【专利技术属性】
技术研发人员：刘正东，曾大杰，张耀辉，
申请(专利权)人：昆山华太电子技术有限公司，
类型：新型
国别省市：江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。