一种三栅型显示面板制造技术

本发明专利技术公开了一种三栅型显示面板，其包括：若干像素单元，其包含三个表示不同颜色的子像素单元，在各个子像素单元上设有薄膜晶体管，薄膜晶体管的源极通过子像素单元的自身电容连接到各个子像素的充电电极上；扫描线沿显示面板的第一方向依次设置，以与子像素单元上的各个薄膜晶体管的栅极连接；数据线沿显示面板的第二方向设置，以与子像素单元上设置的薄膜晶体管的漏极连接；扇出区，其包括多条扇出线，各条扇出线的输出端与扫描线排列一致，并与各条扫描线两两交叉连接。采用本发明专利技术减小了不同颜色子像素的充电差异，从而避免了混色画面两侧的色偏，改善了显示效果。同时放宽了设计时源侧扇出区阻抗的限制从而利于窄边框的设计。

【技术实现步骤摘要】
一种三栅型显示面板
本专利技术涉及显示
，具体说，涉及一种三栅型显示面板。
技术介绍
在设计三栅型显示面板(TrigatePanel)时，传统上为了节省成本，源侧(source)往往采用高脚数(highpincount)的设计。例如，在源侧只使用一组扇出端子(fanout)和一个集成电路芯片(IC)。但是这样设计出的扇出区上的电阻差异(Rmax-Rmin)一般比较大。在实际工作时，源侧的扇出区的阻抗差异太大带来的主要问题就是显示混色画面时面板两侧有色偏产生。在混色画面下，数据线会连续对两个子像素进行充电，然后再对下一像素的两个子像素进行充电，由于扇出区阻抗较大，信号的RC延迟比较严重。因此，第一个充电的子像素的充电情况不如第二个子像素理想。特别是在扇出区走线阻抗最大的地方，也就是在面板两侧上子像素充电情况的差异将会导致色偏。因此，需要设计一种在混色画面显示条件下能够消除色偏或者不产生色偏的三栅型显示面板。
技术实现思路
为了解决上述技术问题，本专利技术提供了一种在混色画面显示条件下能够消除色偏或者不产生色偏的三栅型显示面板，该面板包括：若干像素单元，其包含三个表示不同颜色的子像素单元，在各个子像素单元上设有薄膜晶体管，所述薄膜晶体管的源极通过所述子像素单元的自身电容连接到各个子像素的充电电极上；扫描线(G1，G2，…,G(2n-1)，G2n)，其沿显示面板的第一方向依次设置，以与子像素单元上的各个薄膜晶体管的栅极连接；数据线，其沿显示面板的第二方向设置，以与子像素单元上设置的薄膜晶体管的漏极连接；扇出区，其包括多条扇出线，各条扇出线的输出端与所述扫描线排列一致，并与各条扫描线两两交叉连接，使得在给各条扇出线依次施加高电平脉冲时，所述扫描线按G2，G1，…,G2n，G(2n-1)的顺序依次导通。根据本专利技术的一个实施例，三个子像素单元分别表示红色、黄色、蓝色。根据本专利技术的一个实施例，相邻两列像素单元的子像素单元颜色排列顺序相同。根据本专利技术的一个实施例，每条数据线与设在该数据线一侧的各子像素的薄膜晶体管的漏极连接。根据本专利技术的一个实施例，每条数据线与设在该数据线两侧的表示不同颜色的子像素单元的薄膜晶体管的漏极连接。根据本专利技术的一个实施例，相邻两列像素单元的子像素单元颜色排列顺序相反。根据本专利技术的一个实施例，在扫描线的脉冲控制下，数据线同时给四个子像素单元进行充电。本专利技术改变了面板上的布线方式，工作时数据线一次对四个子像素进行充电。这样只有一半的子像素单元充电情况不一致，从而减小了不同颜色的子像素的充电差异，减轻混色画面下的色偏，改善了三栅型面板的显示品质。当将相邻两列像素单元的子像素单元颜色以相反的顺序排列时，在同样的脉冲时序下，可进一步地减小不同颜色子像素单元的充电差异，从而从整体上减小色偏。另外，按照本专利技术的布线设计可以放宽设计时源侧扇出区的阻抗限制，这样可以更大程度地压缩扇出端的高度，从而可以更加有利地设计窄边框的面板。本专利技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本专利技术而了解。本专利技术的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。附图说明附图用来提供对本专利技术的进一步理解，并且构成说明书的一部分，与本专利技术的实施例共同用于解释本专利技术，并不构成对本专利技术的限制。在附图中：图1显示了传统三栅型显示面板的扇出端子与像素单元的布线图；图2显示了在传统的三栅型显示面板中要显示紫色时面板中间区域与面板两侧区域的像素充电情况；图3显示了提供给三栅型显示面板的扇出端子的扫描脉冲时序图；图4显示了根据本专利技术的一个实施例的扇出端子与像素扫描线交错连接的示意图；图5显示了按照图4布置的线路扫描线上出现的脉冲时序图；图6显示了根据本专利技术的实施例一次对4个像素电极进行充电以显示例如紫色的时序图；图7显示了根据本专利技术的第二实施例的三栅型面板布局结构；图8显示了根据本专利技术的第三实施例的三栅型面板布局结构；以及图9显示了根据本专利技术以D1数据线和D2数据线进行充电的情况。具体实施方式以下将结合附图及实施例来详细说明本专利技术的实施方式，借此对本专利技术如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本专利技术中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本专利技术的保护范围之内。图1显示了在源侧采用高脚数(highpincount)设计的传统三栅型显示面板的扇出端子与像素单元的布线图。其中，D1～D5为数据线(DataLine)，G1～G10为扫描线(GateLine)，圈中的数字表示扇出区(Fanout)线路的编号。图2显示了对应于图1所示的三栅型显示面板上显示红蓝混色画面时像素的充电情况。栅极线(或者说扫描线)自上而下逐条开启。由于显示面板中间和两侧的源扇出端子阻抗差异比较大，因此数据线(dataline)上信号RC延迟的情况也各不相同。显示面板两侧的数据信号RC延迟更加严重，如图2中所示的波形。红、蓝两色的子像素在工作时，数据线先对蓝色子像素进行充电，然后是对红色子像素充电。由于在面板两侧信号波形的延迟比较严重，因此与面板中间位置的相比，所有的蓝色子像素的充电情况会比红色子像素充电的情况差。最终的结果就是面板两侧在显示紫色画面时会偏红，如果扫描方向相反，则会出现画面两侧偏蓝的现象。同样，在显示黄色、水蓝色画面时也会存在同样的问题。图3显示了提供给三栅型显示面板的扇出端子的扫描脉冲时序图。按照图1所示的传统布线方式，扇出区各个端子与扫描线对应连接，因此，扇出端子的扫描脉冲时序与扫描线上出现的脉冲时序一致。其中，Vgh表示高电位，当扫描线信号为高电位时，与之相连的薄膜晶体管TFT打开，相关像素进行充电。Vgl表示低电位，当扫描线信号为低电位时，与之相连的薄膜晶体管TFT关闭。从圈中标识的数字可以看出，按照图1所示的扇出区与扫描线之间的走线关系可以使面板内部的扫描线按照1，2，3，……，2n-1，2n逐条开启，因此会造成图2中下方所示充电时间不一致导致色偏的问题。为解决上述问题，本专利技术提供了一种显示面板的布线方式，如图4所示。图4显示了根据本专利技术的一个实施例的扇出端子与像素扫描线交错连接的示意图。在图4显示的电路中，显示面板包括：若干像素单元，其包含三个表示不同颜色的子像素单元，在各个子像素单元上设有薄膜晶体管，薄膜晶体管的源极通过子像素单元的自身电容连接到各个子像素的充电电极上；扫描线(G1，G2，…,G(2n-1)，G2n)沿显示面板的第一方向例如行方向或者水平方向依次设置，以与子像素单元上的各个薄膜晶体管的栅极连接。数据线(D1，D2，…，Dm)，其沿显示面板的第二方向例如列方向或者纵向设置，以与子像素单元上设置的薄膜晶体管的漏极连接。扇出区，其包括多条扇出线，各条扇出线的输出端与扫描线排列一致，并与各条扫描线两两交叉连接，使得在给各条扇出线依次施加高电平脉冲时，扫描线按G2，G1，…,G2n，G(2n-1)的顺序依次导通。在本专利技术的一个实施例中，三个子像素单元分别表示红色、黄色、蓝色。当然本专利技术并不限于此，根据实际情况下子像素单元还可以是其它颜色的组合。在本专利技术的一个实施例本文档来自技高网...

【技术保护点】
一种三栅型显示面板，其特征在于，包括：若干像素单元，其包含三个表示不同颜色的子像素单元，在各个子像素单元上设有薄膜晶体管，所述薄膜晶体管的源极通过所述子像素单元的自身电容连接到各个子像素的充电电极上；扫描线(G1，G2，…,G(2n‑1)，G2n)，其沿显示面板的第一方向依次设置，以与子像素单元上的各个薄膜晶体管的栅极连接；数据线，其沿显示面板的第二方向设置，以与子像素单元上设置的薄膜晶体管的漏极连接；扇出区，其包括多条扇出线，各条扇出线的输出端与所述扫描线排列一致，并与各条扫描线两两交叉连接，使得在给各条扇出线依次施加高电平脉冲时，所述扫描线按G2，G1，…,G2n，G(2n‑1)的顺序依次导通。

【技术特征摘要】
1.一种三栅型显示面板，其特征在于，包括：若干像素单元，其包含三个表示不同颜色的子像素单元，在各个子像素单元上设有薄膜晶体管，所述薄膜晶体管的源极通过所述子像素单元的自身电容连接到对应子像素的充电电极上；扫描线(G1，G2，…,G(2n-1)，G2n)，其沿显示面板的第一方向依次设置，以与子像素单元上的各个薄膜晶体管的栅极连接；数据线，其沿显示面板的第二方向设置，以与子像素单元上设置的薄膜晶体管的漏极连接，以在所述扫描线的脉冲控制下，同时给四个子像素单元充电；扇出区，其包括多条扇出线，各条扇出线的输出端与所述扫描线排列一致，并与各条扫描线两两交叉连接，使得在给各条扇出线依次施加高电平脉...

【专利技术属性】
技术研发人员：杜鹏，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东;44