一种多路慢跳频信号抗干扰处理系统技术方案

技术编号:10925822 阅读:129 留言:0更新日期:2015-01-21 08:37
本发明专利技术涉及一种多路慢跳频信号的抗干扰处理系统,该系统包括分路解调单元、独特码捕获单元、功率判决单元、数据处理单元和译码单元,该系统根据慢跳频体制的特点,对每个业务跳进行捕获,并对该业务跳功率大小进行判断,利用每跳的捕获结果和功率判断结果,检测接收信号中是否存在干扰,对存在干扰的业务跳数据置零,采用LDPC译码方式对相位调整后基带解调信号进行译码,确保在有干扰条件下仍然能正确译码,因而可以提高系统的抗干扰能力;并在业务跳相关捕获过程中,将一个时隙内多个业务跳的相关值累加,并利用该累加相关值进行该时隙相位误差的计算,大大提高了时隙相位的捕获概率。

【技术实现步骤摘要】
一种多路慢跳频信号抗干扰处理系统
本专利技术涉及通信抗干扰
,特别涉及一种多路慢跳频信号抗干扰处理系统。
技术介绍
在低信噪比、强干扰环境下,如何能够保证正常通信是通信者特别是军事通信的基本需求,随着干扰方干扰样式的多样化,通信系统需要能够有效抵抗多种干扰。跳频通信是目前通信抗干扰领域应用范围最广的一种通信方式,通过用伪随机图案控制载波频率不断跳变的方法来躲避干扰信号,保障信息在恶劣的无线通信环境下能够有效传输,跳频通信以其较强的抗干扰能力和低截获性能,在军事通信中有着广泛的应用。长期以来人们一直致力于提高跳频通信系统的抗干扰能力,大部分文献集中在具有抗干扰能力的跳频同步算法的研究,在抗干扰策略方面,除了研究跳频通信体制本身外,信道编码、分集、交织等技术的应用常用来进一步提高系统干扰容限,通过这些技术与跳频体制的结合,能够在一定程度上提高系统的抗干扰性能。 跳频接收机需要增加跳频带宽和提高跳速以增强其抗干扰能力,另外,由于用户传输信息速率增大,用户数量的增多,这样就增加了跳频系统同步和抗干扰处理的难度。由于解调算法中位定时固有的时间抖动,使得每一跳都需要进行相位同步,保证进入译码器的信号初始相位对齐,并且需要解决低信噪比下,独特码捕获概率低的问题,另一方面LDPC编码应用在跳频系统中,如果某一跳被干扰,干扰跳信号功率很大,会造成译码性能下降,减小LDPC译码在跳频系统中的抗干扰性能。 目前慢跳频通信系统中,除了利用信号载波频率跳变的特性来躲避干扰外,LDPC编译码技术的应用能够进一步提高系统的干扰容限,但是如果某一跳被干扰,干扰跳信号功率很大,会造成译码性能下降,降低LDPC译码在跳频系统中的抗干扰性能,需要对进入LDPC译码模块的受到干扰的信号进行相应处理,提高其抗干扰性能。因此如何判断当前跳是否受到干扰至关重要,目前的研究大多数只利用信号的功率进行干扰判断,干扰误判的概率很大,系统的抗干扰性能受到严重影响;另一方面当系统信噪比较低时,跳频信号的捕获概率下降,并且在整跳范围内进行独特码的捕获,误捕概率较大,需要利用一些辅助信息和处理手段,降低系统的误捕概率;目前对多路跳频信号的处理采用每路分别处理的方法,硬件占用资源很大,需要进一步较小系统的占用资源,降低设备的成本。
技术实现思路
本专利技术的目的在于克服现有技术的不足,提供一种多路慢跳频信号抗干扰处理系统,该系统能够在低信噪比条件下,降低误捕获概率,提高捕获概率,并采用业务跳捕获结果和功率估计结果判断是否存在干扰并进行抗干扰处理,然后对处理后数据进行LDPC译码,可以具备较强的抗干扰能力。 本专利技术的上述目的是通过如下技术方案予以实现: —种多路慢跳频信号抗干扰处理系统包括分路解调单元、独特码捕获单元、功率判决单元、数据处理单元和译码单元,其中: 分路解调单元:接收外部输入的基带信号,对所述基带信号按照载波频段进行分路处理和解调处理,输出基带解调信号S1U)到数据处理单元,其中所述基带解调信号S1W包括N个载波频段,所述基带解调信号S1U)中每个载波频段内的信息帧包括同步时隙和业务时隙,I个业务时隙包括Ml个业务跳,I个同步时隙中包括M2个同步跳;每个载波频段内每个业务跳包含X个符号数; 独特码捕获单元:接收数据处理单元输出的基带解调信号S2 (t),并根据外部输入的TOD信息,区分所述基带解调信号S2(t)中的同步跳和业务跳,对同步跳和业务跳分别进行如下处理: 如果根据TOD信息判断当前的基带解调信号S2 (t)为同步跳,则将所述基带解调信号与同步跳对应的独特码进行相关计算,并在相关计算结果中查找最大的相关值,即相关峰值,根据相关峰值出现的时刻得到所述同步跳相位误差,并将所述同步跳相位误差下发到外部地面终端,地面终端根据该同步跳相位误差对上行的发射信号时间进行调整,完成精确同步; 如果根据TOD信息判断当前的基带解调信号S2(t)为业务跳,则将所述基带解调信号S2 (t)与业务跳对应的独特码进行相关计算,根据所述相关计算结果得到业务时隙相位误差和每个业务跳的捕获标志,并将所述业务跳相位误差和每个业务跳的捕获标志发送到数据处理单元; 其中,所述TOD信息包括外部粗捕获单元捕获得到的每个业务跳和同步跳的到达时刻; 功率判断单元:接收数据处理单元输出的基带解调信号S2 (t),并根据外部输入的TOD信息判断所述基带解调信号S2 (t)是业务跳或同步跳,如果根据所述判断将基带解调信号判断为业务跳,则将每个业务时隙内的基带解调信号S2(t)平均功率作为功率判决门限Pt,将每一个业务跳内基带解调信号S2(t)的平均功率与功率判决门限Pt进行比较,并将比较后的业务跳功率判断结果发送到数据处理单元; 数据处理单元:包括数据存储模块和输出控制模块,其中: 数据存储模块:接收分路解调单元输出的基带解调信号S1U),经过保存处理后标记为S2 (t)并发送到独特码捕获单元和功率判断单元; 输出控制模块:接收独特码捕获单元输出的业务时隙相位误差和每个业务跳的捕获标志,以及功率判断单元输出的业务跳功率判断结果,判断所述基带解调信号S2(t)是否存在干扰,然后根据所述干扰判定结果和业务时隙相位误差对保存在数据存储模块的基带解调信号S2 (t)进行处理,并将处理后数据发送到译码单元; 译码单元:对数据处理单元输出的数据进行LDPC译码。 上述的多路慢跳频信号抗干扰处理系统,分路解调单元包括数字分路模块、并串变换模块和解调模块,其中: 数字分路模块:根据外部输入基带信号的N个载波频段,将所述基带信号分为N路基带信号,其中,所述N路基带信号中每路基带信号仅包括一个载波频段信号; 并串变换模块:接收数据分路模块输出的N路基带信号,并对所述N路基带信号进行并串变换,输出串行基带数据到解调模块;此处采用并串变换,后续处理均对N个载波信号进行串行处理,可以减少N路信号处理的硬件资源; 解调模块:接收并串变换模块输出的串行基带数据,并对所述串行基带数据进行解调处理,输出解调基带信号S1U)到数据处理单元。 上述的多路慢跳频信号抗干扰处理系统,数据处理单元中的数据存储模块将保存的基带解调信号S2(t)按照每个载波每个时隙中的数据作为一个数据包串行输出到独特码捕获单元和功率判断单元,即N个载波频段的基带解调信号共用独特码捕获单元和功率判断单元的硬件资源,可以减少N路信号处理占用的硬件资源量。 上述的多路慢跳频信号抗干扰处理系统,所述独特码捕获单元将基带解调信号S2 (t)与业务跳对应的独特码进行相关计算,并根据所述相关计算结果得到业务跳相位误差和每个业务跳的捕获标志,并将所述业务跳相位误差和每个业务跳的捕获标志发送到数据处理单元,具体实现过程如下: (I)、根据外部输入的TOD信息,读取当前业务跳对应的独特码,其中TOD信息包括外部粗捕获单元捕获得到的业务时隙中Ml个业务跳的到达时刻,分别为!\、T2,…、Tmi ; (2)、将步骤(I)得到的独特码与基带解调信号进行相关计算,得到相关值; (3)、在业务跳内设置相关值取值的时间窗口,并在所述时间窗口内提取步骤(2)得到的相关值,既在一个业务时隙内在Ml本文档来自技高网
...

【技术保护点】
一种多路慢跳频信号抗干扰处理系统,其特征在于包括分路解调单元、独特码捕获单元、功率判决单元、数据处理单元和译码单元,其中:分路解调单元:接收外部输入的基带信号,对所述基带信号按照载波频段进行分路处理和解调处理,输出基带解调信号S1(t)到数据处理单元,其中所述基带解调信号S1(t)包括N个载波频段,所述基带解调信号S1(t)中每个载波频段内的信息帧包括同步时隙和业务时隙,1个业务时隙包括M1个业务跳,1个同步时隙中包括M2个同步跳;每个载波频段内每个业务跳包含X个符号数;独特码捕获单元:接收数据处理单元输出的基带解调信号S2(t),并根据外部输入的TOD信息,区分所述基带解调信号S2(t)中的同步跳和业务跳,对同步跳和业务跳分别进行如下处理:如果根据TOD信息判断当前的基带解调信号S2(t)为同步跳,则将所述基带解调信号与同步跳对应的独特码进行相关计算,并在相关计算结果中查找最大的相关值,即相关峰值,根据相关峰值出现的时刻得到所述同步跳相位误差,并将所述同步跳相位误差下发到外部地面终端;如果根据TOD信息判断当前的基带解调信号S2(t)为业务跳,则将所述基带解调信号S2(t)与业务跳对应的独特码进行相关计算,根据所述相关计算结果得到业务时隙相位误差和每个业务跳的捕获标志,并将所述业务跳相位误差和每个业务跳的捕获标志发送到数据处理单元;其中,所述TOD信息包括外部粗捕获单元捕获得到的每个业务跳和同步跳的到达时刻;功率判断单元:接收数据处理单元输出的基带解调信号S2(t),并根据外部输入的TOD信息判断所述基带解调信号S2(t)是业务跳或同步跳,如果根据所述判断将基带解调信号判断为业务跳,则将每个业务时隙内的基带解调信号S2(t)平均功率作为功率判决门限Pt,将每一个业务跳内基带解调信号S2(t)的平均功率与功率判决门限Pt进行比较,并将比较后的业务跳功率判断结果发送到数据处理单元;数据处理单元:包括数据存储模块和输出控制模块,其中:数据存储模块:接收分路解调单元输出的基带解调信号S1(t),经过保存处理后标记为S2(t)并发送到独特码捕获单元和功率判断单元;输出控制模块:接收独特码捕获单元输出的业务时隙相位误差和每个业务跳的捕获标志,以及功率判断单元输出的业务跳功率判断结果,判断所述基带解调信号S2(t)是否存在干扰,然后根据所述干扰判定结果和业务时隙相位误差对保存在数据存储模块的基带解调信号S2(t)进行处理,并将处理后数据发送到译码单元;译码单元:对数据处理单元输出的数据进行LDPC译码。...

【技术特征摘要】
1.一种多路慢跳频信号抗干扰处理系统,其特征在于包括分路解调单元、独特码捕获单元、功率判决单元、数据处理单元和译码单元,其中: 分路解调单元:接收外部输入的基带信号,对所述基带信号按照载波频段进行分路处理和解调处理,输出基带解调信号S1U)到数据处理单元,其中所述基带解调信号S1U)包括N个载波频段,所述基带解调信号S1U)中每个载波频段内的信息帧包括同步时隙和业务时隙,I个业务时隙包括Ml个业务跳,I个同步时隙中包括M2个同步跳;每个载波频段内每个业务跳包含X个符号数; 独特码捕获单元:接收数据处理单元输出的基带解调信号S2(t),并根据外部输入的TOD信息,区分所述基带解调信号S2(t)中的同步跳和业务跳,对同步跳和业务跳分别进行如下处理: 如果根据TOD信息判断当前的基带解调信号S2 (t)为同步跳,则将所述基带解调信号与同步跳对应的独特码进行相关计算,并在相关计算结果中查找最大的相关值,即相关峰值,根据相关峰值出现的时刻得到所述同步跳相位误差,并将所述同步跳相位误差下发到外部地面终端; 如果根据TOD信息判断当前的基带解调信号S2 (t)为业务跳,则将所述基带解调信号S2(t)与业务跳对应的独特码进行相关计算,根据所述相关计算结果得到业务时隙相位误差和每个业务跳的捕获标志,并将所述业务跳相位误差和每个业务跳的捕获标志发送到数据处理单元; 其中,所述TOD信息包括外部粗捕获单元捕获得到的每个业务跳和同步跳的到达时刻; 功率判断单元:接收数据处理单元输出的基带解调信号S2 (t),并根据外部输入的TOD信息判断所述基带解调信号S2 (t)是业务跳或同步跳,如果根据所述判断将基带解调信号判断为业务跳,则将每个业务时隙内的基带解调信号S2 (t)平均功率作为功率判决门限Pt,将每一个业务跳内基带解调信号S2(t)的平均功率与功率判决门限Pt进行比较,并将比较后的业务跳功率判断结果发送到数据处理单元; 数据处理单元:包括数据存储模块和输出控制模块,其中: 数据存储模块:接收分路解调单元输出的基带解调信号S1U),经过保存处理后标记为S2 (t)并发送到独特码捕获单元和功率判断单元; 输出控制模块:接收独特码捕获单元输出的业务时隙相位误差和每个业务跳的捕获标志,以及功率判断单元输出的业务跳功率判断结果,判断所述基带解调信号S2 (t)是否存在干扰,然后根据所述干扰判定结果和业务时隙相位误差对保存在数据存储模块的基带解调信号S2 (t)进行处理,并将处理后数据发送到译码单元; 译码单元:对数据处理单元输出的数据进行LDPC译码。2.根据权利要求1所述的一种多路慢跳频信号抗干扰处理系统,其特征在于,分路解调单元包括数字分路模块、并串变换模块和解调模块,其中: 数字分路模块根据外部输入基带信号的N个载波频段,将所述基带信号分为N路基带信号,其中,所述N路基带信号中每路基带信号仅包括一个载波频段信号; 并串变换模块接收数据分路模块输出的N路基带信号,并对所述N路基带信号进行并串变换,输出串行基带数据到解调模块; 解调模块接收并串变换模块输出的串行基带数据,并对所述串行基带数据进行解调处理,输出解调基带信号S1U)到数据处理单元。3.根据权利要求2所述的一种多路慢跳频信号抗干扰处理系统,其特征在于,数据处理单元中的数据存储模块将保存的基带解调信号S2 (t)按照每个载波每个时隙中的数据作为一个数据包串行输出到独特码捕获单元和功率判断单元。4.根据权利要求1至3任何一项所述的一种多路慢跳频信号抗干扰处理系统,其特征在于,所述独特码捕获单元将基带解调信号S2 (t)与业务跳对应的独特码进行相关计算,并根据所述相关计算结果得到业务跳相位误差和每个业务跳的捕获...

【专利技术属性】
技术研发人员:翟继强赵伟李加洪李雄飞侴胜男樊宁波
申请(专利权)人:西安空间无线电技术研究所
类型:发明
国别省市:陕西;61

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1