双副载波模式信号解码器制造技术

本发明专利技术公开了一种解码ISO/IEC15693协议中读卡器发送的双副载波模式信号解码器，包括：一边沿检测电路、一副载波周期检测电路、一副载波长度计时器、一帧头检测电路、一帧尾检测电路、一数据解码有效标志产生电路、一数据解码电路、一状态标志产生电路和一接收信号编码错误检测逻辑电路。利用副载波的两个相同边沿的间隔来检测副载波频率；通过抽样的方法得到编码周期内的副载波频率；用检测出的编码周期内的副载波频率，对照ISO/IEC15693协议规定的编码规律，来检测帧头，帧尾，对数据解码以及产生编码错误标志；用状态标志产生电路来区分接收帧头阶段，接收数据阶段与接收帧尾阶段。本发明专利技术能有效提高其抗干扰性能。

【技术实现步骤摘要】
双副载波模式信号解码器
本专利技术涉及一种解码ISO（国际标准化组织）/IEC（国际电工委员会）15693协议中读卡器发送的双副载波模式信号解码器。
技术介绍
ISO/IEC15693协议中读卡器发送的双副载波模式信号有高速与低速2种速率，2个副载波频率分别是fc/28与fc/32。其中fc为载波频率13.56MHz。数据的每一帧有帧头，数据以及帧尾3种波形类型。高速情况下，帧头，数据0，数据1以及帧尾的波形如图1到图4所示。图1是ISO/IEC15693协议中读卡器发送的双副载波模式信号的帧头波形示意图，图中横轴是时间，纵轴是副载波包络幅值。该波形中，读卡器先发27个fc/28的副载波，约55.75μs，再发24个fc/32的副载波，约56.64μs，然后再发一个数据1的编码波形，约37.46μs。图2是ISO/IEC15693协议中读卡器发送的双副载波模式信号的数据值为0的波形示意图，图中横轴是时间，纵轴是副载波包络幅值。该波形中，读卡器先发8个fc/32的副载波，约18.88μs，再发9个fc/28的副载波，约18.58μs。图3是ISO/IEC15693协议中读卡器发送的双副载波模式信号的数据值为1的波形示意图，图中横轴是时间，纵轴是副载波包络幅值。该波形中，读卡器先发9个fc/28的副载波，约18.58μs，再发8个fc/32的副载波，约18.88μs。图4是ISOIEC15693协议中读卡器发送的双副载波模式信号的帧尾波形示意图，图中横轴是时间，纵轴是副载波包络幅值。该波形中，读卡器先发一个数据0的编码波形，约37.46μs，再发24个fc/32的副载波，约56.64μs，最后发27个fc/28的副载波，约55.75μs。对应低速情况，帧头，数据0，数据1以及帧尾的波形中副载波的个数都乘以4。
技术实现思路
本专利技术要解决的技术问题是提供一种解码ISO/IEC15693协议中读卡器发送的双副载波模式信号解码器，能提高其抗干扰性能。为解决上述技术问题，本专利技术的解码ISO/IEC15693协议中读卡器发送的双副载波模式信号解码器，采用模拟射频解调模块解调输出的时钟rf_clk作为时钟信号，包括：一边沿检测电路，用于检测模拟射频解调模块解调输出的副载波包络信号rf_dout的边沿，产生并输出边沿标志信号edge_det；一副载波周期检测电路，与所述边沿检测电路相连接，用于判决副载波周期；一副载波长度计时器，与所述边沿检测电路和副载波周期检测电路相连接，用于记载当前频率副载波的长度bit_width；一帧头检测电路，与所述副载波长度计时器和副载波周期检测电路相连接，用于检测帧头波形信号，产生并输出帧头标志信号sof_flag；一帧尾检测电路，与所述副载波周期检测电路和副载波长度计时器相连接，用于检测帧尾波形信号，产生并输出帧尾预判决标志信号eof_det_t和帧尾标志信号eof_flag；一数据解码有效标志产生电路，与所述副载波长度计时器、帧头检测电路和帧尾检测电路相连接，用于产生并输出数据解码有效标志信号dec_dout_vld和数据解码预有效标志信号dec_dout_vld_t1；一数据解码电路，与所述副载波周期检测电路和数据解码有效标志产生电路相连接，在所述数据解码预有效标志信号有效时，进行解码；一状态标志产生电路，与所述边沿检测电路、数据解码有效标志产生电路、帧头检测电路和帧尾检测电路相连接，用于产生不同状态标志信号，区分不同接收阶段；一接收信号编码错误检测逻辑电路，与所述副载波周期检测电路、副载波长度计时器、数据解码电路、数据解码有效标志产生电路和状态标志产生电路相连接，根据数据编码特点，进行编码错误检测。本专利技术利用副载波的两个相同边沿的间隔来检测副载波频率；通过抽样的方法得到编码周期内的副载波频率；用检测出的编码周期内的副载波频率，对照ISO/IEC15693协议规定的编码规律，来检测帧头，帧尾，对数据解码，并对编码错误进行检测；用状态标志产生电路（状态机）来区分接收帧头阶段，接收数据阶段与接收帧尾阶段。本专利技术能有效提高其抗干扰性能。本专利技术通过抽样的方法得到编码周期内的副载波频率，由于在副载波频率切换的时候，一般模拟射频的解调会在切换的一小段时间内产生解调错误，而一般的解码器是用在整个副载波时间段内对副载波频率平均来得到最后的副载波频率，这样，这个切换时的错误解调就会影响最后副载波频率的解码，而用采样的形式，就避开了这段切换时的错误解调时间段，解码出的副载波频率更加准确。由于两种副载波的持续时间不一样长，所以如何定副载波的边界就成了一个难点，本专利技术通过用检测到的副载波频率来实时更新副载波周期，很方便的解决了这个问题。本专利技术整体结构清晰，能检测的错误类型也完整，便于硬件实现。附图说明下面结合附图与具体实施方式对本专利技术作进一步详细的说明：图1是双副载波模式信号的帧头波形示意图；图2是双副载波模式信号的数据值为0的编码波形示意图；图3是双副载波模式信号的数据值为1的编码波形示意图；图4是双副载波模式信号的帧尾波形示意图；图5是所述双副载波模式信号解码器结构框图。具体实施方式结合图5所示，所述解码ISO/IEC15693协议中读卡器发送的双副载波模式信号解码器，采用模拟射频解调模块解调输出的时钟rf_clk信号1作为时钟信号；包括：一边沿检测电路、一副载波周期检测电路、一副载波长度计时器、一帧头检测电路、一帧尾检测电路、一数据解码有效标志产生电路、一数据解码电路、一状态标志产生电路和一接收信号编码错误检测逻辑电路。图中相同序号信号端口是相互连接的。所述解码器有3个输入信号，分别是：a、模拟射频解调模块解调输出的载波频率的时钟rf_clk信号1，载波频率为13.56MHz。b、模拟射频解调模块解调输出的副载波包络信号rf_dout信号2。c、复位信号rstn信号20。所述解码器有5个输出信号，分别是：A、解码数据信号dec_dout信号12，位宽为1位。B、数据解码有效标志信号dec_dout_vld信号22。C、帧头标志信号sof_flag信号14。D、帧尾标志信号eof_flag信号18。E、接收信号编码错误标志信号bit_coding_err信号21。所述边沿检测电路，用于检测输入的副载波包络信号rf_dout信号2的边沿，得到并输出边沿标志信号edge_det信号3。考虑到模拟射频解调模块对上升沿或下降沿的解调能力不一致，所以检测上升沿还是下降沿，取决于模拟射频解调模块输出的副载波包络信号rf_dout信号2的哪个沿比较准，根据模拟射频解调模块的解调性能调整。所述副载波周期检测电路，用于判决副载波周期。这是通过计两个边沿标志信号edge_det信号3之间的载波频率时钟rf_clk信号1的个数来确定的，产生并输出4个判决信号，分别是第一判决信号f_fast信号4，第二判决信号f_slow信号5，第三判决信号f_faster信号6，第四判决信号f_slower信号7。当个数范围在28-THD0到28+THD0内，则第一判决信号f_fast信号4有效；当个数范围在32-THD1到32+THD1内，则第二判决信号f_slow信号5有效；当个数范围小于28-THD0，那么第三判决信号f_fas本文档来自技高网...

【技术保护点】
一种解码ISO/IEC15693协议中卡片发送的双副载波模式信号解码器，其特征在于，采用模拟射频解调模块解调输出的时钟作为时钟信号，包括：一边沿检测电路，用于检测模拟射频解调模块解调输出的副载波包络信号的边沿，产生并输出边沿标志信号；一副载波周期检测电路，与所述边沿检测电路相连接，用于判决副载波周期；一副载波长度计时器，与所述边沿检测电路和副载波周期检测电路相连接，用于记载当前频率副载波的长度，产生并输出采样标志信号；一帧头检测电路，与所述副载波长度计时器和副载波周期检测电路相连接，用于检测帧头波形信号，产生并输出帧头标志信号；一帧尾检测电路，与所述副载波周期检测电路和副载波长度计时器相连接，用于检测帧尾波形信号，产生并输出帧尾预判决标志信号和帧尾标志信号；一数据解码有效标志产生电路，与所述副载波长度计时器、帧头检测电路和帧尾检测电路相连接，用于产生并输出数据解码有效标志信号和数据解码预有效标志信号；一数据解码电路，与所述副载波周期检测电路和数据解码有效标志产生电路相连接，在所述数据解码预有效标志信号有效时，进行解码，产生并输出解码数据信号；一状态标志产生电路，与所述边沿检测电路、数据解码有效标志产生电路、帧头检测电路和帧尾检测电路相连接，用于产生不同状态标志信号，区分不同接收阶段；一接收信号编码错误检测逻辑电路，与所述副载波周期检测电路、副载波长度计时器、数据解码电路、数据解码有效标志产生电路和状态标志产生电路相连接，根据数据编码特点，进行编码错误检测。...

【技术特征摘要】
1.一种解码ISO/IEC15693协议中卡片发送的双副载波模式信号解码器，其特征在于，采用模拟射频解调模块解调输出的时钟作为时钟信号，包括：一边沿检测电路，用于检测模拟射频解调模块解调输出的副载波包络信号的边沿，产生并输出边沿标志信号；一副载波周期检测电路，与所述边沿检测电路相连接，用于判决副载波周期；一副载波长度计时器，与所述边沿检测电路和副载波周期检测电路相连接，用于记载当前频率副载波的长度，产生并输出采样标志信号；一帧头检测电路，与所述副载波长度计时器和副载波周期检测电路相连接，用于检测帧头波形信号，产生并输出帧头标志信号；一帧尾检测电路，与所述副载波周期检测电路和副载波长度计时器相连接，用于检测帧尾波形信号，产生并输出帧尾预判决标志信号和帧尾标志信号；一数据解码有效标志产生电路，与所述副载波长度计时器、帧头检测电路和帧尾检测电路相连接，用于产生并输出数据解码有效标志信号和数据解码预有效标志信号；一数据解码电路，与所述副载波周期检测电路和数据解码有效标志产生电路相连接，在所述数据解码预有效标志信号有效时，进行解码，产生并输出解码数据信号；一状态标志产生电路，与所述边沿检测电路、数据解码有效标志产生电路、帧头检测电路和帧尾检测电路相连接，用于产生不同状态标志信号，区分不同接收阶段；一接收信号编码错误检测逻辑电路，与所述副载波周期检测电路、副载波长度计时器、数据解码电路、数据解码有效标志产生电路和状态标志产生电路相连接，根据数据编码特点，进行编码错误检测。2.如权利要求1所述的解码器，其特征在于：所述边沿检测电路检测输入的副载波包络信号边沿，检测的边沿是上升沿还是下降沿根据模拟射频解调模块的解调性能调整，即取决于模拟射频解调模块输出的副载波包络信号哪个沿比较准。3.如权利要求1所述的解码器，其特征在于：所述副载波周期检测电路，通过计两个所述边沿标志信号之间的时钟信号的个数来确定，产生并输出4个判决信号，分别是第一判决信号，第二判决信号，第三判决信号，第四判决信号；当个数范围在28-THD0到28+THD0内，则第一判决信号有效；当个数范围在32-THD1到32+THD1内，则第二判决信号有效；当个数范围小于28-THD0，则第三判决信号有效；当个数范围大于32+THD1，则第四判决信号；其中，THD0为小于等于14的整数，THD1为小于等于16的整数；在所述副载波长度计时器输出的采样标志信号有效时，对所述第一判决信号，第二判决信号分别进行缓存，经缓存后对应输出第五判决信号，第六判决信号。4.如权利要求3所述的解码器，其特征在于：所述第一判决信号对应fc/28副载波，所述第二判决信号对应fc/32副载波；其中fc为载波频率13.56MHz。5.如权利要求1所述的解码器，其特征在于：所述副载波长度计时器，在接收到第一个副载波的边沿标志信号时清0；再以当前频率副载波的长度为周期计数；所述当前频率副载波的长度通过采样当前的副载波频率得到的，即在所述副载波长度计时器输出的采样标志信号有效时，采样所述副载波周期检测电路输出的第一判决信号是否有效，如果有效则当前副载波的频率为fc/28的副载波，对应高速编码时副载波长度为252，低速编码时副载波长度为1008；反之，如果采样所述第一判决信号无效，那么当前副载波的频率为fc/32的副载波，对应高速编码时副载波长度为256，低速编码时副载波长度为1024；其中fc为载波频率13.56MHz。6.如权利要求1所述的解码器，其特征在于：所述数据解码电路，根据ISO/IEC15693协议中的数据编码波形，在第二数据编码有效标志信号有效时，判断接收的副载波序列，即判断所述副载波周期检测电路输出的第六判决信号和第一判决信号，如果同时为1，则数据解码输出0，否则输出1；所述数据解码经缓存后作为数据解码电路输出的解码数据信号。7.如权利要求1所述的解码器，其特征在于：所述帧头检测逻辑电路，在所述状态标志产生电路输出的接收帧头状态标志信号的控制下，在所述副载波长度计时器输出的采样标志信号有效时，采样所述副载波周期检测电路的输出，如果采样值依次是第一判决信号，第一判决信号，第一判决信号，第二判决信号，第二判决信号，第二判决信号，第一判决信号，第二判决信号；则产生并输出帧头标志信号。8.如权利要求1所述的解码器，其特征在于：所述帧尾检测电路，在所述状态标志产生电路输出的接收数据状态标志信号控制状态下...

【专利技术属性】
技术研发人员：王吉健，
申请(专利权)人：上海华虹集成电路有限责任公司，
类型：发明
国别省市：上海;31