阵列基板及制备方法和显示装置制造方法及图纸

本发明专利技术属于显示技术领域，具体涉及一种阵列基板及制备方法和显示装置。该阵列基板包括薄膜晶体管以及导电电极，所述薄膜晶体管包括栅极、源极、漏极和有源层，其中，所述源极和所述漏极同层设置于所述有源层两端、且所述源极和所述漏极直接与所述有源层上方至少部分接触；所述导电电极直接设置于所述漏极的上方。本发明专利技术通过阵列基板的层结构的改进，使用台阶式光刻胶工艺在一次构图工艺中完成多个层结构的制备，减少了构图工艺的次数，减少了阵列基板制造工艺过程中的曝光次数；源极和漏极直接与有源层接触，导电电极直接与漏极接触，而无需像现有技术那样需要通过过孔接触，能更好地保证阵列基板的紧凑性，保证阵列基板中各层结构的良好接触。

【技术实现步骤摘要】
【专利摘要】本专利技术属于显示
，具体涉及一种阵列基板及制备方法和显示装置。该阵列基板包括薄膜晶体管以及导电电极，所述薄膜晶体管包括栅极、源极、漏极和有源层，其中，所述源极和所述漏极同层设置于所述有源层两端、且所述源极和所述漏极直接与所述有源层上方至少部分接触；所述导电电极直接设置于所述漏极的上方。本专利技术通过阵列基板的层结构的改进，使用台阶式光刻胶工艺在一次构图工艺中完成多个层结构的制备，减少了构图工艺的次数，减少了阵列基板制造工艺过程中的曝光次数；源极和漏极直接与有源层接触，导电电极直接与漏极接触，而无需像现有技术那样需要通过过孔接触，能更好地保证阵列基板的紧凑性，保证阵列基板中各层结构的良好接触。【专利说明】阵列基板及制备方法和显示装置
本专利技术属于显示
，具体涉及一种阵列基板及制备方法和显示装置。
技术介绍
相对于液晶显示装置（Liquid Crystal Display，简称LCD)而言，有机电致发光 二极管（Organic Light Emission Display,简称0LED)显示装置具有反应速度快、重量 轻、可弯曲和广视角等优点。而有源矩阵有机电致发光二极管（Active Matrix 0LED，简称 AM0LED)更具有驱动电流小和功耗低的优势，适合于高解析度显示。 不管是IXD显示装置还是0LED显示装置，其中均设置有作为控制开关的薄膜晶 体管（Thin Film Transistor，简称TFT)。薄膜晶体管包括非晶硅、多晶硅、氧化物半导体 或有机薄膜晶体管驱动。其中，非晶硅或有机TFT的载流子迁移率与驱动电流小，驱动高 亮度有机电致发光二极管所需的电压较高且器件占空间也较大；低温多晶硅TFT具有高达 10〇 Cm2/V *s的迁移率，其高电流特性正好符合0LED严格的要求，低操作电压与高密度的驱 动架构使得0LED寿命较长。同时，为了克服灰阶与面板均匀性所涉及的补偿电路，显示装 置的同一像素中往往需要多个TFT，而低温多晶硅高密度的布局特点，使得高亮度与高画质 的0LED面板更容易实现。目前成功商业化生产的AM0LED绝大部分采用低温多晶硅TFT的 阵列基板。 如图1所示为现有技术中低温多晶硅TFT的阵列基板的结构示意图，该阵列基板 包括有源层4、栅极7、层间绝缘层8、源极9/漏极10、钝化层11、导电电极12和像素界定层 13等层结构，该阵列基板的制造工艺过程中，一般需要多次构图工艺，一次构图工艺对应一 道掩模板（mask，也称光罩）。该阵列基板的制备方法通常包括如下步骤： 在基板1上方形成缓冲层2 ;其后在缓冲层2上方形成非晶硅薄膜（a-Si)，并使得 a-Si结晶成为多晶硅；而后通过第一次构图工艺（通常为普通掩模板）形成包括存储电容 中的一个极板和有源层4的图形。利用离子注入工艺进行低浓度离子掺杂，在有源层4中 形成薄膜晶体管要求的半导体沟道。 在有源层4以及整个缓冲层2上方形成栅极绝缘层6 ;形成光刻胶，利用第二次构 图工艺形成用于将非晶硅薄膜掺杂形成存储电容中的一个极板的光刻胶图形，采用该光刻 胶图形作为离子注入的阻挡层，在完成掺杂后去除光刻胶。 在栅极绝缘层6上沉积一种或多种低电阻的金属材料形成栅金属薄膜，利用第三 次构图工艺形成包括栅极7的图形。采用栅极7作为离子注入的阻挡层，对有源层4进行 尚子惨杂。 在包括栅极7的整个表面形成第一介质薄膜，通过第四次构图工艺形成层间绝缘 层8以及层间绝缘层8中的源极接触孔和漏极接触孔。 沉积一种或多种低电阻的金属材料形成源漏金属薄膜，通过第五次构图工艺形成 包括源极9和漏极10的图形，通过源极接触孔和漏极接触孔与有源层4形成欧姆接触。采 用快速热退火或热处理炉退火，激活有源层4中掺杂的离子，形成有效的导电沟道。 在包括源极9和漏极10的整个表面成第二介质薄膜，通过第六次构图工艺形成包 括钝化层过孔的钝化层11。采用快速热退火或热处理炉退火进行氢化工艺，修复有源层4 内部和界面的缺陷。在该步骤中，还可以进一步在同一次构图工艺中，在钝化层11的上方 形成具有相同过孔的有机平坦化层，形成平坦表面。 在完成上一步骤的阵列基板上方形成一层透明导电薄膜，通过第七次构图工艺形 成导电电极12 ;当该阵列基板应用于AM0LED时，可以通过第八次构图工艺形成图1中所示 的像素界定层13。 综上所述，至少需要七次构图工艺形成图1所示的包括低温多晶硅薄膜晶体管的 阵列基板，导致较长的工艺时间和较低的工艺良率，使得阵列基板的制备成本较高。
技术实现思路
本专利技术所要解决的技术问题是针对现有技术中存在的上述不足，提供一种阵列基 板及制备方法和显示装置，该阵列基板结构简单且紧凑，大大缩短了工艺时间，提高了工艺 良率，降低了工艺成本。 解决本专利技术技术问题所采用的技术方案是该阵列基板，包括薄膜晶体管以及导电 电极，所述薄膜晶体管包括栅极、源极、漏极和有源层，其中，所述源极和所述漏极同层设置 于所述有源层两端、且所述源极和所述漏极直接与所述有源层上方至少部分接触；所述导 电电极直接设置于所述漏极的上方。 优选的是，所述薄膜晶体管还包括栅极绝缘层，所述栅极绝缘层设置于所述源极 和所述漏极与所述栅极之间，其中： 所述源极和所述漏极设置于所述有源层的上方，所述栅极绝缘层设置于所述源极 和所述漏极的上方，所述栅极设置于所述栅极绝缘层的上方；所述栅极与所述有源层的投 影至少部分重叠，所述源极和所述漏极与所述栅极的投影至少部分重叠； 或者，所述栅极绝缘层设置于所述栅极的上方，所述有源层设置于所述栅极绝缘 层的上方，所述源极和所述漏极设置于所述有源层两端的上方；所述栅极与所述有源层的 投影至少部分重叠，所述源极和所述漏极与所述栅极的投影至少部分重叠。 优选的是，所述阵列基板还包括钝化层，所述导电电极设置于所述漏极远离所述 有源层的上方，所述钝化层至少局部覆盖于所述导电电极的上方、且完全覆盖所述漏极靠 近所述有源层对应的区域以及所述源极、所述有源层对应的区域； 当所述栅极绝缘层设置于所述源极和所述漏极的上方时，所述钝化层和所述栅极 绝缘层对应着未覆盖所述导电电极的区域形成像素开口；或者，当所述栅极绝缘层设置于 所述源极和所述漏极的下方时，所述钝化层对应着未覆盖所述导电电极的区域形成像素开 □。 优选的是，所述有源层采用低温多晶硅材料形成。 优选的是，所述栅极、所述源极和所述漏极采用相同的材料形成，所述栅极、所述 源极和所述漏极为采用钥、钥铌合金、铝、铝钕合金、钛和铜中的任一种形成的单层结构，或 为采用钥/铝/钥、钛/铝/钛形成子层得到的叠层结构，所述栅极、所述源极和所述漏极 的厚度范围为200-500nm ; 所述导电电极采用透明的金属氧化物形成，金属氧化物包括氧化铟锡、氧化铟 锌、氧化锡铝中的任一种，厚度范围为20-100nm ;或为采用氧化铟锡/银/氧化铟锡、氧 化铟锌/银形成子层得到的叠层薄膜，氧化铟锡的厚度范围为10_50nm，银的厚度范围为 20_100nm。 优选的是，还包括交叉设置的栅线和数据线，所述栅线与所述栅极连接本文档来自技高网...

【技术保护点】
一种阵列基板，包括薄膜晶体管以及导电电极，所述薄膜晶体管包括栅极、源极、漏极和有源层，其特征在于，所述源极和所述漏极同层设置于所述有源层两端、且所述源极和所述漏极直接与所述有源层上方至少部分接触；所述导电电极直接设置于所述漏极的上方。

【技术特征摘要】

【专利技术属性】
技术研发人员：龙春平，王祖强，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京;11