实现捷变频米波雷达的数字下变频系统技术方案

本发明专利技术公开了一种实现捷变频米波雷达的数字下变频系统，该系统包括DDC控制模块、NCO模块、A/D采样模块、混频模块以及滤波模块，其中，DDC控制模块，输出雷达系统的工作频点给所述NCO模块，并控制整个DDC模块的时序，A/D采样模块对雷达回波信号进行量化，然后与NCO模块输出的本振信号进行混频，得到零中频IQ两路信号，最后经滤波模块滤波输出符合要求的零中频IQ两路信号。现有技术相比，本发明专利技术根据捷变频米波雷达的工作频点有限、不连续的特点，采用了与原NCO模块的不同的实现方式，减少了FPGA的资源消耗，同时也能得到较高频率分辨率的本振信号，较好的实现了捷变频米波雷达的数字下变频功能，频率捷变，需要高质量本振信号的需求。

【技术实现步骤摘要】
实现捷变频米波雷达的数字下变频系统
本专利技术涉及米波波段在雷达领域中的应用，尤其涉及一种实现捷变频米波雷达的数字下变频系统。
技术介绍
VHF雷达也称米波雷达，其优点是制造技术简单，探测距离远，但也存在测量精度差、体积庞大等弱点。因此，从上世纪70年代开始，世界上大多数国家都淘汰了米波雷达。但近年来，随着隐身技术的大量应用以及雷达新技术的不断发展，米波雷达在探测隐身飞行目标和对抗反辐射导弹(ARM)方面所体现出的优势再次引起了雷达界的高度重视，世界各国把发展米波雷达放到雷达探测系统的重要位置。但是，由于米波雷达在其工作带宽内，密集地拥挤着很多工业干扰和其他商用无线电干扰，因此米波雷达在工作时经常需要对工作环境的不同的工作频点进行测试或者根据抗干扰的需要，对工作频点进行切换。当前米波雷达的信号处理主要依赖数字下变频技术。经典雷达的数字下变频一般是先将射频回波信号经模拟下变频至适当中频，然后在中频用ADC数字化后输出高频数字中频信号，再经数字下变频器(DigitalDownConverter-DDC)的变频、抽取和低通滤波处理之后变为低速率的雷达回波信号。目前典型的雷达数字下变频实现方式可以归纳为以下几类：1、采用专用的可编程DDC(Directdigitalsynthesizer，直接数据频率合成器)芯片；2、采用通用DSP(DigitalSignalProcessing，数字信号处理)处理器，软件实现数字下变频；3、采用FPGA(FieldProgrammableGateArray，现场可编程门阵列)实现数字下变频。数字下变频功能实现的关键在于NCO(NumericalControlledOscillator，数字控制振荡器)的设计、滤波器的设计和选取，以及抽取参数的设定等。其中，NCO是实现数字下变频的主要关键技术之一，其所产生的正交本振信号的纯度也是影响数字下变频性能的主要因素之一。NCO的目标就是产生一个理想的正弦或余弦序列，更确切地说就是产生一个频率可控改变的正弦波样本。Sn(n)＝cos(2πfLOn/fs)(n＝0、1、2….)(1)式中，fLO为本地振荡频率；fS为DDC输入信号的采样频率。NCO产生正弦波样本的有效方法就是采用查表法，即事先根据各个NCO正弦波相位计算好各个相位的正弦值，并按相位角度作为地址存储该相位的正弦值数据。在现有的典型的雷达数字下变频实现方式中，专用DDC芯片价格昂贵，灵活性不强；通用DSP处理器实现数字下边频，由于DSP处理运算能力的限制，一般需要高效算法以减小数字下变频的运算量，不同算法适用的场合不同。近年来FPGA器件在逻辑规模和处理性能得到了前所未有的提高，FPGA的可编程性、灵活性和高集成度，在雷达数字下变频领域得到了广泛的应用。目前，采用FPGA实现数字下变频的过程中，NCO作为关键模块之一，一般采用图1所示的经典的FPGA实现数字下变频功能中的NCO实现框图。在该NCO实现框图中，本振信号的产生采用如图2所示的ROM查表法，初始相位控制字用来设置本振信号的初相，相位步进控制字用来设置本振信号的频率。在系统时钟的控制下，由相位累加器对输入频率字不断累加，得到以该频率字为步进的数字相位，再通过相位相加模块进行初始相位偏移，得到要输出的当前相位，将该值作为取样地址值送入幅度P相位转换电路，查表获得正余弦信号样本。然而，在FPGA中采用该结构实现NCO的缺点在于，输出本振信号的频率分辨率受到相位数据的位数和相位的正弦值数据的位数限制，提高NCO本振信号的频率分辨率，必须增加相位数据的位数和相位的正弦值数据的位数，这会导致FPGA更多的资源消耗。
技术实现思路
基于现有技术中存在的上述不足，本专利技术现提出一种实现捷变频米波雷达的数字下变频系统及对应的方法，以解决原有的捷变频米波雷达的工作频点有限、不连续，且NCO模块易导致FPGA产生较多的资源消耗等问题。本专利技术所公开的一种实现捷变频米波雷达的数字下变频系统，包括DDC控制模块、NCO模块、A/D采样模块、混频模块以及滤波模块，其中，所述DDC控制模块，与所述NCO模块相耦接，用于输出雷达系统的工作频点给所述NCO模块，并控制整个DDC模块的时序；所述NCO模块，与所述DDC控制模块和混频模块相耦接，其根据DDC控制模块传送的工作频点循环产生相应频点的ROM数据的寻址地址，以形成某频点的连续的正交本振信号；所述A/D采样模块，与所述混频模块相耦接，其直接对接收机输出的射频回波信号进行采样，并将采样得到的模拟信号转换为数字信号后发送给混频模块；所述混频模块，分别与所述NCO模块、A/D采样模块以及滤波模块相耦接，将采样数据与NCO模块的本振信号混频得到零中频的I、Q两路信号输出；所述滤波模块，与所述混频模块相耦接，降低从混频模块输出的信号采样率，使其输出数据率较低的零中频I、Q两路信号。优选地，所述NCO模块主要由地址产生器、正余弦查询表及输出寄存器三个单元组成，其中，所述地址产生器，分别与所述DDC控制模块及正余弦查询表相耦接，根据工作频点计算出正余弦表的查表所需的地址；所述正余弦查找表，分别与所述地址产生器及输出寄存器相耦接，根据地址产生器的输出查表得到相应载频波形的输出；所述输出寄存器，分别与所述正余弦查找表及混频模块相耦接，对载波信号缓存，同时输出本振信号。优选地，采用所述正余弦查找表的查找方式为，将捷变频米波雷达的有限的工作频点的sin和cos波形采样值事先计算出，并转换为定点数据，根据工作频点循环产生相应频点的1000个ROM数据的对应寻址地址，并存入ROM存储表中。优选地，所述滤波模块包括CIC抽取滤波器和FIR低通滤波器，其中，所述CIC抽取滤波器，分别与所述混频模块和FIR低通滤波器相耦接，用于将从I、Q两路分出的采样数据每隔M点进行抽取以降低采样率；所述FIR低通滤波器，与所述CIC抽取滤波器相耦接，其对经过CIC抽取滤波器处理后的采样数据再次进行低通滤波后输出信号。优选地，所述系统工作频点的个数和波形数据的位宽可调。优选地，所述CIC抽取滤波器对I、Q两路分出的采样数据每隔200点予以抽取。与现有技术相比，本专利技术所提供的一种实现捷变频米波雷达的数字下变频系统，根据捷变频米波雷达的工作频点有限、不连续的特点，采用了与原NCO模块的不同的实现方式，减少了FPGA的资源消耗，同时也能得到较高频率分辨率的本振信号，较好的实现了捷变频米波雷达的数字下变频功能，频率捷变，需要高质量本振信号的需求。附图说明图1是现有技术中采用的FPGA实现数字下变频方案中的NCO实现框图；图2是采用图1所示的NCO模块的ROM查询表结构示意图；图3是本专利技术所述的一种实现捷变频米波雷达的数字下变频系统；图4是图3所述的NCO模块的实现框图；图5是图4所述的正余弦查找表的ROM查询表结构；图6是本专利技术的NCO模块的波形存储器ROM查询表数据生成的59.9M本振信号的示意图。具体实施方式以下实施例仅用于更加清楚地说明本专利技术的技术方案，而不能以此来限制本专利技术的保护范围。如在说明书及权利要求当中使用了某些词汇来指称特定部件。本领域技术人员应可理解，硬件制造商可能会用不同名词来称呼同一个部件。本说明书及权利要求并不以名称的差本文档来自技高网...

【技术保护点】
一种实现捷变频米波雷达的数字下变频系统，其特征在于，包括DDC控制模块、NCO模块、A/D采样模块、混频模块以及滤波模块，其中，所述DDC控制模块，与所述NCO模块相耦接，用于输出雷达系统的工作频点给所述NCO模块，并控制整个DDC模块的时序；所述NCO模块，与所述DDC控制模块和混频模块相耦接，其根据DDC控制模块传送的工作频点循环产生相应频点的ROM数据的寻址地址，以形成某频点的连续的正交本振信号；所述A/D采样模块，与所述混频模块相耦接，其直接对接收机输出的射频回波信号进行采样，并将采样得到的模拟信号转换为数字信号后发送给混频模块；所述混频模块，分别与所述NCO模块、A/D采样模块以及滤波模块相耦接，将采样数据与NCO模块的本振信号混频得到零中频的I、Q两路信号输出；所述滤波模块，与所述混频模块相耦接，降低从混频模块输出的信号采样率，使其输出数据率较低的零中频I、Q两路信号。

【技术特征摘要】
1.一种实现捷变频米波雷达的数字下变频系统，其特征在于，包括DDC控制模块、NCO模块、A/D采样模块、混频模块以及滤波模块，其中，所述DDC控制模块，与所述NCO模块相耦接，用于输出雷达系统的工作频点给所述NCO模块，并控制整个DDC模块的时序；所述NCO模块，与所述DDC控制模块和混频模块相耦接，其根据DDC控制模块传送的工作频点循环产生相应频点的ROM数据的寻址地址，以形成某频点的连续的正交本振信号，所述NCO模块主要由地址产生器、正余弦查询表及输出寄存器三个单元组成，其中，所述地址产生器，分别与所述DDC控制模块及正余弦查询表相耦接，根据工作频点计算出正余弦表的查表所需的地址；所述正余弦查找表，分别与所述地址产生器及输出寄存器相耦接，根据地址产生器的输出查表得到相应载频波形的输出；所述输出寄存器，分别与所述正余弦查找表及混频模块相耦接，对载波信号缓存，同时输出本振信号；所述A/D采样模块，与所述混频模块相耦接，其直接对接收机输出的射频回波信号进行采样，并将采样得到的模拟信号转换为数字信号后发送给混频模块；所述混频模块，分别与所述NCO模块、A/D采样模块以及滤波模块相耦接，将采样数据与NCO模块的本振信号混频得到零中频的I、Q...

【专利技术属性】
技术研发人员：吴志勇，张容权，陈玉忠，赵怀坤，王盛鳌，吴雪峰，
申请(专利权)人：四川九洲电器集团有限责任公司，
类型：发明
国别省市：四川;51