功率损耗恢复中的固态驱动器管理制造技术

本发明专利技术的实施例描述用于功率损耗恢复中固态驱动器管理的设备、方法、计算机可读介质和系统配置。可以描述和/或要求保护其它实施例。

【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】本专利技术的实施例描述用于功率损耗恢复中固态驱动器管理的设备、方法、计算机可读介质和系统配置。可以描述和/或要求保护其它实施例。【专利说明】功率损耗恢复中的固态驱动器管理
本专利技术的实施例一般涉及固态驱动器的领域，并且更具体地，涉及功率损耗(power loss)恢复中的固态驱动器管理。
技术介绍
固态驱动器(SSD)可以显著地改善计算机系统的输入/输出性能。可以通过使用多级单元(MLC) NAND来构建SSD，在所述多级单元NAND中，阵列的每个存储器单元可以具有至少四个状态，能够存储至少两比特的数据。在MLC NAND中的写操作中，可以写对于较低页面(lower page)的数据，并且随后可以写对于较高页面(upper page)(其与较低页面相对应)的数据。当在来自对应的较高页面的数据正被写到单元中时发生电源故障时，较低页面恶化可能发生。 一些SSD包括附加的电源故障保护电路，其由功率控制逻辑以及电容器组成以存储功率。然而，这种解决方案可能与对于电源故障保护电路所需的成本和空间二者相关联。 【专利附图】【附图说明】 通过结合附图的以下详细描述，将容易地理解实施例。为了便于该描述，同样的参考标号标明同样的结构元件。在附图的图中，作为示例而不是作为限制地图示了实施例。 图1示意性地图示了根据各种实施例的计算设备。 图2示意性地图示了根据各种实施例的存储器空间。 图3是图示了根据各种实施例的功率损耗恢复操作的流程图。 图4是图示了根据各种实施例的碎片整理(defragmentat1n)操作的流程图。 图5示意性地描绘了根据各种实施例的示例系统。 【具体实施方式】 本公开的实施例描述了功率损耗恢复中的固态驱动器管理。所描述的实施例可以提供功率损耗恢复，其在不使用专用于防止较低页面恶化的电容器的情况下部分或完全地减少从较低页面恶化的数据丢失。 将通过使用通常由本领域技术人员采用来向本领域其他技术人员传达其工作的实质的术语来描述说明性实施例的各种方面。然而，对本领域技术人员将显而易见的是:可以在只有所描述方面中的一些的情况下实行可替换实施例。出于解释的目的，阐述了具体的数字、材料和配置，以便提供对说明性实施例的透彻理解。然而，对本领域技术人员将显而易见的是:可以在没有具体细节的情况下实行可替换实施例。在其它实例中，省略或简化已知特征，以便不使说明性实施例模糊难懂。 此外，将依次以对理解说明性实施例最有帮助的方式，将各种操作描述为多个分立的操作；然而，描述的顺序不应当被解释为意味着这些操作必定是依赖顺序的。特别地，这些操作不需要以呈现的顺序来执行。 短语“在一些实施例中”被反复使用。该短语一般不指代相同的实施例；然而，它可以。术语“包括”、“具有”和“包含”是同义的，除非上下文另有规定。短语“A和/或B”意指(A)、(B)或(A和B)。短语“A/B”意指(A)、(B)或(A和B)，类似于短语“A和/或B”。短语“A、B和C中至少一个”意指(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。短语“(A) B”意指(B)或(A和B)，即A是可选的。 如本文所使用的，术语“模块”可以指代是以下各项的部分或包括以下各项:执行一个或多个软件或固件程序的专用集成电路(ASIC)、电子电路、处理器(共享、专用或群组)和/或存储器(共享、专用或群组)，组合逻辑电路和/或提供所描述功能性的其它合适组件。 图1示意性地图示了根据一些实施例的计算设备100。设备100可以包括与固态驱动器(SSD) 106耦合的主机104。SSD 106可以包括与非易失性存储器(NVM) 112耦合的存储器控制器108。SSD 106可以是使用NVM 112来存储持久性数据的存储设备。NVM 112可以是固态存储器，诸如但不限于NAND闪速存储器、相变存储器(PCM)、相变存储器及开关(PCMS)等。在其它实施例中，NVM 112可以是其它类型的固态存储器。NVM 112可以是单级单元(SLC)或MLC存储器。 主机104可以是实体，例如应用、操作系统等，其生成存储器访问请求，并向SSD106传输所述存储器访问请求。如本文所使用的，存储器访问请求可以是指向SSD 106的针对存储器访问的请求，例如读、写、擦除等。 存储器控制器108可以是基于存储器访问请求而访问NVM 112的模块。存储器控制器108可以附加地执行各种管理操作以确保被存储在NVM 112中的数据的完整性，如将要描述的那样。 设备100可以此外包括与存储器控制器108耦合的操作存储器116，如所示出的那样。操作存储器116可以按可访问的方式来存储数据和/或指令，以促进数据/指令的运行时访问。在一些实施例中，操作存储器116或其部分可以是NVM 112、易失性存储器(例如随机存取存储器(RAM))、高速缓冲存储器等等的部分。 操作存储器116尤其可以包括由存储器控制器108维护的逻辑到物理(L2P)间接表120 (下文中“表120”)。表120可以将逻辑地址映射到NVM 112的物理地址。表120可以充当由来自主机104的存储器访问请求所引用的逻辑存储器。例如，存储器控制器108可以从主机104接收包括逻辑地址的存储器访问请求，并且然后基于表120来确定对应的物理地址。 操作存储器116还可以包括上下文信息124。上下文信息124可以包括例如上下文的状态信息，其已被保存以便允许操作状态在调度或非调度的中断之后被重新建立。上下文信息可以是表120和被周期性保存到NVM 112的其它状态信息的组合。上下文信息124的最新近拷贝可以在功率损耗恢复(PLR)操作开始时由存储器控制器108使用，以设置NVM112在加电时的开始状态。在PLR操作期间，假定上下文信息124将只是更新(up-to-date)直至保存它的时间，存储器控制器108可以执行重放操作以通过扫描自最后保存上下文信息124以来所写的NVM 112而尝试更新上下文信息124。 表120和/或上下文信息124可以被存储在操作存储器116的非易失性部分中，例如，NVM 112的一部分。 图2示意性地图示了根据一些实施例的例如NVM 112的NAND设备的存储器空间200。特别地，存储器空间200包括许多管芯(die)，例如管芯I 204、...管芯4 208。 每个管芯可以包括许多擦除块(EB)，其中每个EB包括许多页面。例如，管芯I 204被示为具有EBl 212、...EB128 216，其中每个EB具有64个页面。管芯的页面中的每一个可以是较高或较低页面，并且可以对应于互补的较低或较高页面。对于本文所描述的实施例，Pl将被认为是较低页面，并且P3将被认为是对应于Pl的较高页面。 存储器空间200可以包括许多逻辑带，其中每个逻辑带包括来自管芯空间中每一个的对应EB。例如，带I 220可以包括来自每个管芯的EB1，并且带128 224可以包括来自每个管芯的EB128。 将理解的是，EB、页面、管芯和带的数量仅仅作为示例被示出。其它实施例可以包括除了具体示出的那些之外的数量。 根据一些实施例，读和写操作可以以页面本文档来自技高网...

【技术保护点】
一种装置，包括：非易失性存储器；以及存储器控制器，其与非易失性存储器耦合并且被配置成为非易失性存储器进行碎片整理，这通过被配置成：将有效数据从第一擦除块写到第二擦除块的页面中；确定有效数据与所述页面中的安全化状态相关联；以及基于确定了有效数据与安全化状态相关联而擦除第一擦除块。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：RP曼戈尔德，RL库尔森，RJ小罗耶，SN特里卡，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US