一种带自动消除运放失调功能的基准源制造技术

本实用新型专利技术公开了带自动消除运放失调功能的基准源，包括基准电压产生电路、运算放大器电路、失调电压消除电路、启动电路及时钟产生及控制电路；该基准源通过时钟信号对运算放大器电路和电压失调消除电路进行控制，将运算放大器电路的输出反馈到其输入，以消除运算放大器自身的输入失调电压，使基准源所输出的基准电压不会因为运算放大器输入失调电压存在而影响到其精度和温度特性，提高基准源的性能。

【技术实现步骤摘要】
【专利摘要】本技术公开了带自动消除运放失调功能的基准源，包括基准电压产生电路、运算放大器电路、失调电压消除电路、启动电路及时钟产生及控制电路；该基准源通过时钟信号对运算放大器电路和电压失调消除电路进行控制，将运算放大器电路的输出反馈到其输入，以消除运算放大器自身的输入失调电压，使基准源所输出的基准电压不会因为运算放大器输入失调电压存在而影响到其精度和温度特性，提高基准源的性能。【专利说明】—种带自动消除运放失调功能的基准源
本技术涉及集成电路领域，具体涉及一种带自动消除运放失调功能的基准源。
技术介绍
基准源广泛应用在混合集成电路设计中，随着电路系统的复杂程度越来越高，对其性能要求随之更高，片内集成的高性能基准源不可或缺。 传统的带隙基准电压源的工作原理是利用具有负温系数的PN结二极管的正向电压Vbe和具有正温系数的热电压Vt互相补偿实现；图1为传统带隙基准电压源的电路原理图，主要包括两个双极型晶体管Ql和Q2，输出电压调节电阻Rl、R2和R3以及一个运算放大器OP ;其中，Rl和R2阻值相同，Ql是一个晶体管单元，Q2是由η个并列的晶体管单元组成，均接成二级管连接形式；运算放大器OP的反相输入端接R2和R3之间的Y点，同时OP的输出端连接R2的另一端。 由于运算放大器OP的钳位作用，使得OP输入两端的端电压基本相等，即VX=VY+V0S,由于VX=VBE1，Vy=VBE2+I2.R3+^，其中，Vbei为双极型晶体管Ql的基极一发射极电压，Vbe2为双极型晶体管Q2的基极一发射极电压，I2为流过双极型晶体管Q2的电流，Vos为运算放大器OP的输入失调电压。可得: Vbe1-Vbe2+12.Rs+Vos(I) 通过式(I)可得电流I2: !.JkLilkilk⑵ *m 根据图1所示带隙电压基准电路的工作原理，可得所述带隙基准电压源输出的基准电压Vkef为: VEEF=VBE2+I2.(R2+R3)(3) 将式(2 )中的I2带入式(3 )可得基准电压:...R* ■ I十(lg￡: - Vgrr - 1?;⑷ '■ 根据双极型晶体管的工作特性:Λ Vbe=Vbe1-Vbe2=Vt.Inn, Vt为热电压，所以可得:,…，,I β.>\ = IfSgj, * fit ' IIiK ".1?!/ , 11.".■."" I (5) …hy 由于Vbe呈负温系数，热电压具有正温系数，当运算放大器输入失调电压Vffi为零时，通过调节η和式(5)中R2/R3的比值就可以得到一个具有零温度系数的基准电压VKEF。 然而，实际运算放大器的输入失调电压Vffi不等于零，这就不可避免的对带隙基准电压源的基准电压Vkef带来一定的误差，从式(5 )可知，运放的输入失调电压被放大了 1+R2/R3倍，并且由于失调电压Vre自身也具有温度特性，这会对基准源输出电压Vkef的温度系数造成更大的影响；因此，消除基准源中运算放大器输入失调便成了获得高性能基准源的关键环节。
技术实现思路
本技术的目的是提供一种带自动消除运放失调功能的基准源，解决基准电压源所输出的基准电压因为运算放大器输入失调电压的存在而影响到其精度和温度特性的问题。 本技术的一个实施例是提供一种带自动消除运放失调功能的基准源，其特征是，包括: 基准电压产生电路； 与基准电压产生电路连接的运算放大器电路； 与运算放大器电路连接的失调电压消除电路； 分别与基准电压产生电路和失调电压消除电路连接的启动电路；及 用以产生时钟信号对启动电路、运算放大器电路和失调电压消除电路进行控制的时钟产生及控制电路。 本申请的带自动消除运放失调功能的基准源的技术方案通过时钟信号对运算放大器电路和电压失调消除电路进行控制，将运算放大器电路的输出反馈到其输入，以消除运算放大器自身的输入失调电压，使基准源所输出的基准电压不会因为运算放大器输入失调电压存在而影响到其精度和温度特性，提高基准源的性能。 【专利附图】【附图说明】 此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并构成对本申请的不当限定。在附图中: 图1示意性地示出了传统带隙基准源的电路图； 图2示意性地示出了根据本申请一个实施例的带自动消除运放失调功能的基准源的电路图。 图3示意性地示出了根据本申请一个实施例的控制信号的时序示意图。 图4示意性地示出了根据本申请一个实施例的Vkef变化示意图。 【具体实施方式】 为使本申请的目的、技术方案和优点更加清楚，以下结合附图及具体实施例，对本申请作进一步地详细说明。 在以下描述中，对“ 一个实施例”、“实施例”、“ 一个示例”、“示例”等等的引用表明如此描述的实施例或示例可以包括特定特征、结构、特性、性质、元素或限度，但并非每个实施例或示例都必然包括特定特征、结构、特性、性质、元素或限度。另外，重复使用短语“根据本申请的一个实施例”虽然有可能是指代相同实施例，但并非必然指代相同的实施例。 为简单起见，以下描述中省略了本领域技术人员公知的某些技术特征。 根据本申请的一个实施例，提供一种带自动消除运放失调功能的基准源，如图2，可以包括基准电压产生电路31、与基准电压产生电路31连接的运算放大器电路32、与运算放大器电路32连接的失调电压消除电路33、分别与基准电压产生电路31和失调电压消除电路33连接的启动电路34及用以产生时钟信号对启动电路34、运算放大器电路32和失调电压消除电路33进行控制的时钟产生及控制电路35。 根据本申请的一个实施例，基准电压产生电路31可以包括第一 PNP管Q1、第二PNP管Q2、第三PNP管Q3、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一 NMOS管N1、第二 NMOS管N2、第三NMOS管N3和第四NMOS管N4 ;其中:第一 PNP管Q1、第二 PNP管Q2和第三PNP管Q3的基极分别与第一 PNP管Ql、第二 PNP管Q2和第三PNP管Q3的集电极连接，第一 PNP管Ql、第二 PNP管Q2和第三PNP管Q3的发射极分别与第一电阻R1、第三电阻R3、第四电阻R4的一端相连；第二电阻R2与第三电阻R3的另一端相连，第一电阻Rl和第二电阻R2的另一端相连，并与第二 NMOS管N2的源极相连，第四电阻R4的另一端与第四NMOS管N4的源极相连；第二 NMOS管N2的栅极与第四NMOS管N4的栅极相连，并与失调电压消除电路33的输出端Vqc qut相连，第二 NMOS管N2的漏极和第四NMOS管N4的漏极分别与第一 NMOS管NI的源极和第三NMOS管N3的源极相连；第一 NMOS管NI的栅极与漏极连接，第三NMOS管N3的栅极与漏极相连，形成二极管连接形式。 根据本申请的一个实施例，时钟产生及控制电路35是通过一个三级环形振荡器产生一个简单的时钟信号后通过控制电路进行整形后输出四路方波信号VCTiP、Vctel n, Voc p和να:—Ν，其中，Vctel p和为相位相反的一对控制信号，Vo。—p和Vm为相位相反的一对控制信号P和V.—Ν分别本文档来自技高网...

【技术保护点】
一种带自动消除运放失调功能的基准源，其特征是，包括：基准电压产生电路；与基准电压产生电路连接的运算放大器电路；与运算放大器电路连接的失调电压消除电路；分别与基准电压产生电路和失调电压消除电路连接的启动电路；及用以产生时钟信号对启动电路、运算放大器电路和失调电压消除电路进行控制的时钟产生及控制电路。

【技术特征摘要】

【专利技术属性】
技术研发人员：伍莲洪，郑薇，周唯晔，刘浩，梁艳，苏黎，荆吉利，尹浩，任军，李奎利，童伟，胡柳林，
申请(专利权)人：成都嘉纳海威科技有限责任公司，
类型：新型
国别省市：四川;51