用于改善接地性能的CMOS图像传感器及其制作方法技术

技术编号:10643214 阅读:161 留言:0更新日期:2014-11-12 17:05
本发明专利技术涉及一种用于改善接地性能的CMOS图像传感器及其制作方法,所述用于改善接地性能的CMOS图像传感器包括:半导体外延层;作为电荷收集区的第二导电类型半导体区;第一导电类型半导体阱;位于所述第一导电类型半导体阱上方的栅极;设置于所述第二导电类型区周围的隔离区;设置于所述第二导电类型区上方的隔离层。所述隔离层为第一导电类型半导体层,并且所述隔离层与所述第一导电类型半导体阱在所述栅极下方连成一体,实现电性连接,从而使所述隔离层、第一导电类型半导体阱以及所述半导体外延层保持等电位。本发明专利技术通过隔离层与栅极下方的半导体阱电性连接更有效地改善CMOS图像传感器接地性能并且能够简化传感器的制造工艺。

【技术实现步骤摘要】

本专利技术涉及传感器领域,尤其涉及一种用于改善接地性能的CMOS图像传感器及其制作方法
技术介绍
随着电子科技的发展,图像传感器已经无处不在,它们被广泛应用于数字照相机、便携式电话、医疗器械、汽车等领域。图像传感器的制造技术也在快速发展,而其性能的提高已成为图像传感器技术发展的关键,互补型金属氧化物半导体(Complementary Metal Oxide Semiconductor,CMOS)图像传感器是图像传感器中的重要一类。CMOS图像传感器,在光电二极管N型区上方通常设有隔离层,一般为一称为PIN层的浓P型薄层,用于克服表面缺陷、表面态等对其性能的影响。光照时,PIN层以及其它光电二极管N型区周围的外延层P型区由于光生伏特效应都会积累正电荷,导致P区电位上升,因此CMOS图像传感器芯片的PIN层结构、P阱以及与其相连的外延层P型区通常都需要接地,用以释放由于光照等原因产生电荷积累,保持零电位。如图1所示为目前一般CMOS图像传感器芯片器件结构示意图,在硅片上会定义若干个用于制造器件的区域,这些区域采用浅沟槽(STI Shallow Trench Isolation)相互隔离。这些区域按功能分为:制作光电二极管的区域(PD Photodiode)和用于制作其它功能晶体管的区域ET;图2所示为图1沿A-A方向截面示意图。如图1所示,各器件所在上层硅单元通过浅沟槽(STI)隔离。如图2所示,器件层下方的各P型外延层相互连通。然后如图3所示,整个芯片统一制作接地点,使P型外延层接地。另外,也可以通过在每个上层硅单元独立制作金属接触,然后通过金属线连接,金属线的另一端接地,以实现将结构接地。但是制作金属接触会增加制作工艺与成本。根据图2,一般接地工艺中,由于下方P型区之间的P区浓度不大,且由于工艺精度的限制,该P区P的浓度分布可能不均匀,导致PIN层与地的接触不是很好,光照时产生的电荷不能被及时释放掉,PIN层电位上升,进而引起下次进行光信号采集时,生成的图像亮度变暗,明暗不均等现象,导致图像传感器性能变差。综上所述,提供一种能够更有效实现隔离层与外延层等电位的结构,从而更有效地改善CMOS图像传感器接地性能,成为本领域技术人员亟待解决的问题。公开于该专利技术
技术介绍
部分的信息仅仅旨在加深对本专利技术的一般
技术介绍
的理解,而不应当被视为承认或以任何形式暗示该信息构成已为本领域技术人员所公知的现有技术。
技术实现思路
为解决上述现有技术的问题,本专利技术的目的在于提供一种制作工艺简单有效地改善接地性能的CMOS图像传感器。本专利技术提供一种用于改善接地性能的CMOS图像传感器,包括:半导体外延层,其具有上表面;第二导电类型半导体区,其设置于所述半导体外延层的上表面下方的预设深度内,所述第二导电类型半导体区与其周围的第一导电类型半导体区构成光电二极管;第一导电类型半导体阱,其设置于所述半导体外延层上表面下方的预设深度内;栅极,其位于所述第一导电类型半导体阱的上方;隔离区,其设置于所述第二导电类型区的周围;隔离层,其设置于所述半导体外延层的上表面下方的预设深度内,并且位于所述第二导电类型半导体区上方,其特征在于,所述隔离层为第一导电类型半导体层,并且所述隔离层与所述第一导电类型半导体阱在所述栅极下方连成一体,实现电性连接,从而使所述隔离层、第一导电类型半导体阱以及所述半导体外延层保持等电位。优选地,所述半导体外延层上层区域设置多个所述第二导电类型半导体区,其中至少两个所述第二导电类型半导体区上方的隔离层相互电性连接。优选地,所述隔离区包括浅沟槽与第一导电类型半导体区。优选地,所述第二导电类型区为N型半导体区,所述隔离层为重掺杂的P型半导体层,所述第一导电类型半导体阱为重掺杂的P型半导体阱。优选地,所述栅极为多晶硅。本专利技术同时提供一种制作所述用于改善接地性能的CMOS图像传感器的方法,包括:提供半导体外延层;在所述半导体外延层上层预设区域内形成第二导电类型半导体区与第一导电类型半导体阱;在所述第二导电类型半导体区周围形成隔离区;在第二导电类型半导体区上方形成隔离层,其中将所述隔离层与所述第一导电类型半导体阱电性连接;在所述第一导电类型半导体阱上方形成栅极;其中,设置所述隔离层与所述第一导电类型阱的连接部分位于所述栅极下方。优选地,在所述半导体外延层上层区域设置多个所述第二导电类型半导体区,并设置至少两个所述第二导电类型半导体区上方的隔离层电性连接。优选地,将所述隔离区包含浅沟槽和第一导电类型半导体区。本专利技术的有益效果在于:通过隔离层与栅极下方的半导体阱电性连接更有效地改善CMOS图像传感器接地性能,并且相对于现有技术中通过在每个上层硅单元独立制作金属接触,本专利技术不需要另外制作金属接触等电性接触而是通过所述隔离层与所述第一导电类型半导体阱直接电性连接实现良好的隔离层接地,能够简化传感器的制作工艺。附图说明图1为现有技术俯视图。图2为现有技术A-A方向剖面图。图3为现有技术接地的剖面示意图,示出了现有技术的接地情况。图4为本专利技术第一实施例俯视图。图5为本专利技术第一实施例B-B方向剖面图。图6为本专利技术第一实施例接地B-B方向剖面示意图。图7为本专利技术第二实施例俯视图。图8为本专利技术第三实施例俯视图。图9为本专利技术第三实施例C-C方向剖面图。具体实施方式在下面的描述中阐述了很多具体细节以便于充分理解本专利技术。但是本专利技术能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本专利技术内涵的情况下做类似推广,因此本专利技术不受下面公开的具体实施例的限制。请参阅图4至图9所示,本专利技术提供一种有效地改善接地性能的CMOS图像传感器,包括:半导体外延层1,所述半导体外延层具有上、下表面,并且具有一定的厚度,所述半导体外延层可以第一导电类型半导体外延层也可以是第二导电类型半导体外延层,所述半导体外延层的参杂浓度较低。所述第一导电类型半导体是P型半导体或者N型半导体中的另一种,即与第二导电类型不同的导电类型半导体;如果第二导电类型半导体为N型半导体,则第一导电类型半导体可以是P型半导体;反之亦然。第二导电类型半导体区2,其设置于所述半导体外延层的上表面下方的预设深度内即设置于所述半导体外延层的上层预设区域内,所述第二导电类型半导体区与周围的第本文档来自技高网
...
用于改善接地性能的CMOS图像传感器及其制作方法

【技术保护点】
一种用于改善接地性能的CMOS图像传感器,包括:半导体外延层,其具有上表面;第二导电类型半导体区,其设置于所述半导体外延层的上表面下方的预设深度内,所述第二导电类型半导体区与其周围的第一导电类型半导体区构成光电二极管;第一导电类型半导体阱,其设置于所述半导体外延层上表面下方的预设深度内;栅极,其位于所述第一导电类型半导体阱的上方;隔离区,其设置于所述第二导电类型区的周围;隔离层,其设置于所述半导体外延层的上表面下方的预设深度内,并且位于所述第二导电类型半导体区上方,其特征在于,所述隔离层为第一导电类型半导体层,并且所述隔离层与所述第一导电类型半导体阱在所述栅极下方连成一体,实现电性连接,从而使所述隔离层、第一导电类型半导体阱以及所述半导体外延层保持等电位。

【技术特征摘要】
1.一种用于改善接地性能的CMOS图像传感器,包括:
半导体外延层,其具有上表面;
第二导电类型半导体区,其设置于所述半导体外延层的上表面下
方的预设深度内,所述第二导电类型半导体区与其周围的第一导电类
型半导体区构成光电二极管;
第一导电类型半导体阱,其设置于所述半导体外延层上表面下方
的预设深度内;
栅极,其位于所述第一导电类型半导体阱的上方;
隔离区,其设置于所述第二导电类型区的周围;
隔离层,其设置于所述半导体外延层的上表面下方的预设深度内,
并且位于所述第二导电类型半导体区上方,其特征在于,
所述隔离层为第一导电类型半导体层,并且所述隔离层与所述第
一导电类型半导体阱在所述栅极下方连成一体,实现电性连接,从而
使所述隔离层、第一导电类型半导体阱以及所述半导体外延层保持等
电位。
2.根据权利要求1所述的用于改善接地性能的CMOS图像传感器,
其特征在于:所述半导体外延层上层区域设置多个所述第二导电类型
半导体区,其中至少两个所述第二导电类型半导体区上方的隔离层相
互电性连接。
3.根据权利要求1所述的用于改善接地性能的CMOS图像传感器,
其特征在于:所述隔离区包括浅沟槽与第一导电类型半导体区。
4.根据权利要求1至3中任一项所述的用于...

【专利技术属性】
技术研发人员:赵立新徐泽
申请(专利权)人:格科微电子上海有限公司
类型:发明
国别省市:上海;31

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1