集成真空微电子器件制造技术

本公开描述了一种集成真空微电子器件(1、100、101)，其包括：高掺杂半导体衬底(11)；至少一个绝缘层(12、93、95)，被布置在所述掺杂半导体衬底(11)上方；真空沟槽(19)，被布置在所述至少一个绝缘层(12、32)内，并且延伸到高掺杂半导体衬底(11、31)；第一金属层(42)，用作阴极；第二金属层(22)，被布置在所述高掺杂半导体衬底(11)之下，并且用作阳极。第一金属层(42)被布置为与真空沟槽(19)的上边缘(40)相邻，并且真空沟槽(19)具有使得第一金属层(42)保持悬置在真空沟槽(19)之上的宽度。

【技术实现步骤摘要】
【专利摘要】本公开描述了一种集成真空微电子器件(1、100、101)，其包括：高掺杂半导体衬底(11)；至少一个绝缘层(12、93、95)，被布置在所述掺杂半导体衬底(11)上方；真空沟槽(19)，被布置在所述至少一个绝缘层(12、32)内，并且延伸到高掺杂半导体衬底(11、31)；第一金属层(42)，用作阴极；第二金属层(22)，被布置在所述高掺杂半导体衬底(11)之下，并且用作阳极。第一金属层(42)被布置为与真空沟槽(19)的上边缘(40)相邻，并且真空沟槽(19)具有使得第一金属层(42)保持悬置在真空沟槽(19)之上的宽度。【专利说明】集成真空微电子器件
本公开涉及集成真空微电子器件。
技术介绍
曾经是电子学的支柱之一的真空管具有阻碍小型化和集成的限制，诸如，在玻璃封壳内部机械制造的结构。由于这个原因，在片上系统的时代，其已经逐渐被晶体管所取代。 然而，在过去几年里，半导体制造技术已经用于开发微小型形式的真空管结构，并且将许多这种真空管结构集成在一起。集成的真空微电子器件(VMD)具有几个独特的特征；它们具有亚皮秒的切换速度，在从近绝对零度到几百摄氏度的范围内的温度下操作，还很高效，这是因为是通过电荷而不是通过电流来控制并且不需要如在传统真空分立器件中的热电子发射加热器。 总体而言，一个典型的场致发射VMD器件是由极尖的阴极制成的，该阴极由一个或多个控制和/或提取电极围绕并且指向阳极表面。当在阴极和控制电极之间施加适合的正电势差时，在阴极处产生电场，该电场允许电子穿过真空空间并且向阳极移动。可以通过改变控制电极电势来控制在阴极处的电场，并且从而控制所发射的电子的量。 US005463269公开了一种集成VMD器件以及一种制作它的方法。集成VMD器件通过使用如下制造工艺而执行，其中保形沉积绝缘体到沟槽中产生对称的尖头，该尖头可以用作模具以形成尖的或尖锐的场致发射尖端。该沟槽可以由任何稳定的材料(包括导体和绝缘体的分层交替堆叠，该堆叠可以用作所得器件的电极)创建而成。例如两个电极(阳极和发射极)形成简单二极管，而三个、四个和五个电极将分别形成三极管、四极管和五极管。由于尖头在沟槽的中心内是自对准的，因而它也对准到这些电极的中心。然后用能够在电场的影响下发射电子的材料或者电子发射材料来填充尖头。 在电子发射材料中创建的接入沟槽允许从沟槽以及从发射极材料下面去除尖头的形成层的绝缘体，从而形成空间并且释放发射极的通过尖头模制的尖锐尖端(场致发射阴极)。 然而，实现上文所描述的真空微电子器件涉及高工艺流程成本，并且尽管如此所述VMD可以被一些问题影响，这些问题可能改变操作特征，诸如，在功率输出处的离子化辐射和噪声。
技术实现思路
本公开的一个方面将提供解决上述问题的集成真空微电子器件的新颖结构。 本公开的一个方面是一种集成真空微电子器件，包括: 高掺杂半导体衬底， 至少一个绝缘层，被布置在所述掺杂半导体衬底上方， 真空沟槽，被布置在所述至少一个绝缘层内，并且延伸到高掺杂半导体衬底， 第一金属层，被布置在所述真空沟槽上方，并且用作阴极， 第二金属层，被布置在所述高掺杂半导体衬底之下，并且用作阳极， 其中所述第一金属层被布置为与所述真空沟槽的上边缘相邻，所述真空沟槽具有使得第一金属层保持悬置在所述真空沟槽之上的宽度尺寸。 优选地，所述至少一个绝缘层包括由一个或多个导电层分离的两个或更多个绝缘层，从而通过形成绝缘层和导电层的堆叠而将一个导电层布置在两个绝缘层之间，所述真空沟槽形成在绝缘层和导电层的所述堆叠内，所述集成真空微电子器件包括一个或多个电极以接触所述堆叠的所述导电层。 优选地，所述真空沟槽设置有被布置在所述真空沟槽的侧壁上的另外的绝缘层。 优选地,所述另外的绝缘层由氮化娃制成,具有在从50nm至10nm的范围内的厚度。 优选地，所述导电层由掺杂多晶硅制成，具有被包括在300nm和500nm之间的厚度以及在从1m Ω ^cm至10m Ω ^cm的范围内的电阻率。 优选地，所述真空空间具有在从350nm至550nm的范围内的宽度尺寸。 优选地，所述真空沟槽的所述真空处于约10_5托的压力。 优选地，所述第一金属层具有至少等于所述真空沟槽的所述宽度尺寸的厚度。 优选地，所述集成真空微电子器件包括:三个绝缘层，由两个导电层分离；一个导电栅格层，在两个不同点中接触，以将从所述两个不同的接触点得到的相应金属路径连接到一个金属加热器。 本公开的集成真空微电子器件能够降低工艺流程成本，并且不易受在功率输出处的离子化辐射和噪声的影响。 【专利附图】【附图说明】 为了更好地理解本公开，现在仅以非限制性的示例的方式并且参照附图来描述本公开的一些实施例，在附图中: 图1是根据本公开的第一实施例的VMD的截面图。 图2是根据本公开的第二实施例的VMD的截面图。 图3至图18是用于形成根据本公开的第二实施例的VMD的不同工艺步骤的截面图。 图19示出在其中VMD为四极管的情况下的根据本公开的第二实施例的VMD的布局。 图20示出在其中VMD是热三极管(hot tr1de)的情况下的根据本公开的第二实施例的VMD的另一布局。 图21是根据本公开的第三实施例的VMD的截面图。 图22示出图21中的VMD的布局。 【具体实施方式】 本公开描述了用于集成制造真空微电子器件(VMD)的新技术和结构。本文所使用的术语VMD或真空微电子器件不仅意指二极管而且意指三极管、四极管、五极管或者使用VMD器件的基础结构制作的任何其它器件。VMD的基础结构包括器件，该器件至少包括尖锐的发射极(阴极)尖端、具有将发射极和集电极分离的绝缘体的集电极(阳极)，并且存在从发射极到集电极的电子的优选地直接传输。 图1图不了根据本公开的第一实施例的VMDl的截面图。VMDl形成于高掺杂半导体衬底11上，在该高掺杂半导体衬底11上方形成了至少一个绝缘层12，该至少一个绝缘层12具有适合的厚度以便耐受最大操作电压。优选地，半导体衬底11为高掺杂η型半导体衬底，并且优选地，用于掺杂半导体衬底11的材料为磷，并且半导体衬底11的电阻率为约4m0hm.cm。优选地，至少一个绝缘层12为二氧化硅(S12)层。 可以使用对于掺杂半导体衬底11或者至少一个绝缘层12同样地可接受的其它材料，并且可以采用在整个半导体工业界普遍使用的形成层的任何适合的方法。 优选地，至少一个绝缘层12通过已知的在温度上(通常地，被包括在400°C和1100°C之间)受控的热工艺来形成，比如例如，其中温度被包括在400°C和600°C之间的PECVD沉积(等离子体增强化学气相沉积)。 由于沉积了绝缘层12，因此真空沟槽或空间19形成于所述至少一个绝缘层12内。真空空间19是通过在绝缘层之上形成光刻掩膜，并且在绝缘层12上相继地实行各向异性蚀刻以便去除层12的绝缘材料而形成的，其中真空沟槽是必须形成的；实行各向异性蚀亥IJ，直至暴露掺杂半导体衬底11的上表面。真空沟槽19的形状可以是正方形、圆形、椭圆形等等。优选地，真空沟槽19的宽度W的尺寸在从350纳米至550纳米的范围内。 优选地本文档来自技高网...

【技术保护点】
一种集成真空微电子器件(1、100、101)，其特征在于，包括：高掺杂半导体衬底(11)，至少一个绝缘层(12、93、95)，被布置在所述掺杂半导体衬底(11)上方，真空沟槽(19)，形成在所述至少一个绝缘层(12、93、95)内，并且延伸到所述高掺杂半导体衬底(11)，第一金属层(42)，被布置在所述真空沟槽上方，并且用作阴极，第二金属层(22)，被布置在所述高掺杂半导体衬底(11)之下，并且用作阳极，其中所述第一金属层(42)被布置为与所述真空沟槽(19)的上边缘(40)相邻，所述真空沟槽(19)具有使得所述第一金属层(42)保持悬置在所述真空沟槽(19)之上的宽度尺寸。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：D·帕蒂，
申请(专利权)人：意法半导体股份有限公司，
类型：新型
国别省市：意大利;IT