浮栅结构及其制造方法技术

本发明专利技术揭示了一种浮栅结构及其制造方法。该方法包括：提供衬底，所述衬底包括第一部分及第二部分；对所述衬底进行阱注入后继续形成栅氧化层；然后形成多个第一多晶硅结构，并在相邻第一多晶硅结构之间的衬底中形成浅沟槽，并形成浅沟槽隔离；之后在第一部分上的多个第一多晶硅结构及浅沟槽隔离上沉积第二多晶硅层，并对第二多晶硅层进行刻蚀，形成第二多晶硅结构，暴露出部分浅沟槽隔离，并使得暴露出的部分浅沟槽隔离两侧的第二多晶硅结构侧壁圆滑。本发明专利技术节省了光罩，简化了工艺，并实现了浮栅多晶硅与有源区的精确对准。浮栅多晶硅侧壁技术的应用，满足了对控制栅-浮栅的耦合量的需求，消除了尖角现象，有利于浮栅多晶硅中电荷的保存。

【技术实现步骤摘要】
【专利摘要】本专利技术揭示了一种。该方法包括：提供衬底，所述衬底包括第一部分及第二部分；对所述衬底进行阱注入后继续形成栅氧化层；然后形成多个第一多晶硅结构，并在相邻第一多晶硅结构之间的衬底中形成浅沟槽，并形成浅沟槽隔离；之后在第一部分上的多个第一多晶硅结构及浅沟槽隔离上沉积第二多晶硅层，并对第二多晶硅层进行刻蚀，形成第二多晶硅结构，暴露出部分浅沟槽隔离，并使得暴露出的部分浅沟槽隔离两侧的第二多晶硅结构侧壁圆滑。本专利技术节省了光罩，简化了工艺，并实现了浮栅多晶硅与有源区的精确对准。浮栅多晶硅侧壁技术的应用，满足了对控制栅-浮栅的耦合量的需求，消除了尖角现象，有利于浮栅多晶硅中电荷的保存。【专利说明】淳栅结构及其制造方法
本专利技术涉及半导体
，特别是涉及一种。
技术介绍
随着便携式电子设备的高速发展，对数据存储的要求越来越高。用于存储数据的 半导体存储器分为易失性存储器和非易失性存储器。在非易失性存储器中，闪存（flash memory)由于其很高的芯片存储密度，以及较佳的工艺适应性，已经成为一种极为重要的器 件。而浮栅结构的闪存是闪存中的一大热门。 在浮栅闪存产品中，目前的多晶硅浮栅工艺主要有两种： 1.常规工艺，包括：①有源区光刻、蚀刻，②浅沟槽隔离氧化层沉积、回蚀，③浮栅 多晶硅沉积，④浮栅多晶硅光刻，⑤浮栅多晶硅蚀刻。 2.浮栅-有源区自对准工艺，包括：①有源区光刻、蚀刻，②浅沟槽隔离氧化层沉 积、回蚀（更多的回蚀量），③浮栅多晶硅沉积，④浮栅多晶硅平坦化。 经过专利技术人长期研究发现，上述两种常用工艺存在这诸多的不变。例如：对于常规 方法，⑴使用了有源区、浮栅两道光刻，增加了光罩和工艺成本。⑵多晶硅浮栅对有源区 的对准问题是一个工艺挑战，容易出现浮栅多晶硅对有源区的偏移。因此不适用于65纳米 及更先进的工艺。（3)浮栅多晶硅的边角尖锐，不利于后续浮栅-控制栅隔离层的沉积，尖 锐的边角容易形成存储电荷逃逸的通道。 对于浮栅-有源区自对准工艺，存在着如下缺陷：（1)因为浅沟槽隔离氧化层的回 蚀量由后续多晶硅沉积决定，不利于控制控制栅多晶硅对浮栅多晶硅的耦合量。（2)多晶硅 沉积的工艺挑战，容易出现多晶硅沉积空隙。（3)由于多晶硅沉积和多晶硅平坦化的工艺限 制，造成浮栅多晶硅厚度偏薄，不利于存储电荷的保存。 因此，迫切需要改善现有工艺，提供一种更为可靠的浮栅结构的制造方法。
技术实现思路
本专利技术的一个目的在于，提供一种，简化制作工艺。 本专利技术的一个目的在于，提供一种，改善栅耦合质量，优化 棚奉禹合系数。 本专利技术的一个目的在于，提供一种，提高浮栅多晶硅中电 荷的保存能力。 对此，本专利技术提供一种浮栅结构的制造方法，包括： 提供衬底，所述衬底包括用于形成存储单元的第一部分及用于形成外围区结构的 第二部分； 对所述衬底进行阱注入； 在所述衬底上形成栅氧化层； 在所述衬底上形成多个第一多晶硅结构，并在相邻第一多晶硅结构之间的衬底中 形成浅沟槽； 形成浅沟槽隔离； 在多个第一多晶硅结构及浅沟槽隔离上沉积第二多晶硅层； 刻蚀位于浅沟槽隔离上的第二多晶硅层，形成第二多晶硅结构，暴露出部分浅沟 槽隔离，并使得暴露出的部分浅沟槽隔离两侧的第二多晶硅结构侧壁圆滑。 可选的，对于所述的浮栅结构的制造方法，所述栅氧化层包括位于所述衬底的第 一部分上的隧穿氧化层、位于所述衬底的第二部分上的高压器件栅氧层和低压器件栅氧 层。 可选的，对于所述的浮栅结构的制造方法，所述隧穿氧化层的厚度为 8()A?100A,所述高压器件栅氧层的厚度为120人?170人，所述低压器件栅氧层的厚度为 30人?50人。 可选的，对于所述的浮栅结构的制造方法，在所述衬底上形成多个第一多晶硅结 构，并在相邻第一多晶硅结构之间的衬底中形成浅沟槽包括： 沉积第一多晶硅层，覆盖所述栅氧化层； 进行有源区光刻，以此刻蚀所述第一多晶硅层形成多个第一多晶硅结构，在相邻 的第一多晶硅结构之间暴露出栅氧化层； 刻蚀暴露出的栅氧化层，暴露出部分衬底； 刻蚀暴露出的部分衬底，形成浅沟槽。 可选的，对于所述的浮栅结构的制造方法，第一多晶硅层为N型掺杂，厚度为 3()〇A?5()〇A。 可选的，对于所述的浮栅结构的制造方法，刻蚀所述第一多晶硅层时，通过控制刻 蚀选择比使得刻蚀停留至栅氧化层。 可选的，对于所述的浮栅结构的制造方法，刻蚀暴露出的栅氧化层，栅氧化层对硅 的蚀刻选择比为1:1。 可选的，对于所述的浮栅结构的制造方法，形成浅沟槽隔离包括： 在所述浅沟槽中填充隔离氧化物； 对所述隔离氧化物进行平坦化工艺； 回刻所述隔离氧化物，去除位于相邻第一多晶硅结构之间的部分厚度。 可选的，对于所述的浮栅结构的制造方法，所述第二多晶硅层为N型掺杂，厚度为 500A?1100 A。 可选的，对于所述的浮栅结构的制造方法，所述第二多晶硅结构侧壁为上窄下宽 结构。 相应的，本专利技术提供一种浮栅结构，包括：位于衬底上的主体部分及位于所述主体 部分两侧的圆滑侧壁。 可选的，对于所述的浮栅结构，所述侧壁为上窄下宽结构。 与现有技术相比，本专利技术提供的中，具有如下优势： 利用浮栅与有源区的自对准，节省浮栅的光罩费用。 浮栅与有源区自对准，可以实现浮栅多晶硅与有源区的精确对准。 浮栅多晶硅侧壁技术的应用，可以通过调整第一多晶硅结构和第二多晶硅层厚度 的搭配，轻松实现所需要的控制栅对浮栅的耦合量。浮栅多晶硅侧壁技术的应用，可以实现 浮栅-控制栅隔离层平滑沉积，消除了尖角现象，有利于浮栅多晶硅中电荷的保存。 【专利附图】【附图说明】 图1为本专利技术实施例浮栅结构的制造方法的流程图； 图2-图8为本专利技术实施例浮栅结构的制造方法的过程中器件结构示意图。 【具体实施方式】 下面将结合示意图对本专利技术的浮栅结构的制造方法进行更详细的描述，其中表示 了本专利技术的优选实施例，应该理解本领域技术人员可以修改在此描述的本专利技术，而仍然实 现本专利技术的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并 不作为对本专利技术的限制。 为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能 和结构，因为它们会使本专利技术由于不必要的细节而混乱。应当认为在任何实际实施例的开 发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的 限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费 时间的，但是对于本领域技术人员来说仅仅是常规工作。 在下列段落中参照附图以举例方式更具体地描述本专利技术。根据下面说明和权利要 求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非 精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。 本专利技术的核心思想在于，提供一种，该方法包括： 步骤S101 :提供衬底，所述衬底包括用于形成存储单元的第一部分及用于形成外 围区结构的第二部分； 步骤S102 :对所述衬底进行阱注入； 步骤本文档来自技高网...

【技术保护点】
一种浮栅结构的制造方法，包括：提供衬底，所述衬底包括用于形成存储单元的第一部分及用于形成外围区结构的第二部分；对所述衬底进行阱注入；在所述衬底上形成栅氧化层；在所述衬底上形成多个第一多晶硅结构，并在相邻第一多晶硅结构之间的衬底中形成浅沟槽；形成浅沟槽隔离；在所述衬底的第一部分上的多个第一多晶硅结构及浅沟槽隔离上沉积第二多晶硅层；刻蚀位于浅沟槽隔离上的第二多晶硅层，形成第二多晶硅结构，暴露出部分浅沟槽隔离，并使得暴露出的部分浅沟槽隔离两侧的第二多晶硅结构侧壁圆滑。

【技术特征摘要】

【专利技术属性】
技术研发人员：于绍欣，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：湖北;42