一种反激式LED恒流驱动器具有检测功能的控制芯片制造技术

本发明专利技术公开了一种反激式LED恒流驱动器具有检测功能的控制芯片，包括供电及基准模块、电流采样及PWM产生模块、保护及控制采样模块、逻辑及驱动模块和测试模块；测试模块包括偏置电流检测电路、使能信号TM_true生成电路、标志位生成电路、电压选择信号生成电路和基准电压检测电路。本发明专利技术通过对芯片外部引脚提供相应的输入信号，并根据测试结果，对芯片外部相应的引脚进行检测，即可得到测试结果；相对于现有技术，本发明专利技术不再需要进行全参数的测试，降低了芯片的测试成本，简化了测试方法，这样大大节省了芯片测试的成本与周期。

【技术实现步骤摘要】
一种反激式LED恒流驱动器具有检测功能的控制芯片
本专利技术属于LED恒流驱动控制
，具体涉及一种反激式LED恒流驱动器具 有检测功能的控制芯片。
技术介绍
目前，LED恒流驱动器多采用反激式电路结构，如图1所示，其内部控制芯片主要 包含供电及基准模块、电流采样及PWM产生模块、保护及控制采样模块和逻辑及驱动模块； 其中：供电及基准模块为整个芯片按上电次序依次上电，并将外部线电压稳压至内部5V供 电电压，分别供给其它模块，芯片上电正常工作后，模块内部的基准信号产生电路（如图2 所示）产生不同的偏置电流pbiasl?pbiasn(各路偏置电流均与一基准电流成已知比例 关系）与基准电压refl?refn，以给芯片内部其他模块提供相应的电流偏置和电压基准； 电流采样及PWM产生模块采样原边电流并依据采样结果产生PWM信号；保护及控制采样模 块采样辅助绕组电压，通过对辅助绕组进行检测，判断电路的实际工作状态，为其它模块提 供过零检测信号、过压保护信号、短路保护信号等一系列的保护和状态信号，保证电路工作 安全，同时生成提供给电流放大级的采样输出信号V samp ;逻辑及驱动模块依据电流采样及 PWM产生模块产生的PWM信号输出驱动信号给功率M0SFET，同时该模块中的振荡器产生多 路不同的时钟信号以提供给芯片中的相应模块。 随着芯片工艺的发展与演进，芯片功能越来越复杂，芯片测试难度也在不断地提 高。为了确保芯片的功能正常，芯片在出厂前必须经过严格的测试。目前，芯片的验证测试 和调试在芯片的整个开发过程中占据70%以上的时间。 为了便于对流片芯片进行封装后的性能检测，通过添加一些简单的激励，将得到 的输出响应和预期的输出进行比较，以评估芯片是否在规格范围之内，这是芯片量产过程 中一个极其重要的环节，可以有效筛选出有缺陷的芯片，防止进入后续的生产环节。在实际 商业流程中会进行全自动测试设备（Automatic TestEquipment，ATE)测试。ATE测试无需 完整的系统环路，只需通过对特定的引脚加入电平或者脉冲信号，芯片内部的测试模块自 动生成相关输出，这就要求在正常的模块之外再添加相应的测试电路模块，以配合外部激 励信号，但目前尚缺少一种针对高PFC(功率因数校正）高效率反激式LED驱动芯片的ATE 测试技术。 随着芯片工艺提升，芯片面积不断下降，当芯片出货量足够大大的时候，单芯片的 制造成本不断下降，传统芯片的测试技术由于ATE测试复杂度上升而升级，导致现有封装 后的测试成本不断上升，增加芯片外围测试系统的复杂度。同时，传统的芯片测试由于采用 全参数测试，这种方式需要较高的芯片测试成本和较长的时间周期；而对于LED驱动芯片 而言，芯片良率可达95%左右，实际上只需要对芯片内部关键参数测试，即可判定芯片的好 坏。
技术实现思路
针对现有技术所存在的上述技术问题，本专利技术提供了一种反激式LED恒流驱动器 具有检测功能的控制芯片，可以大大节省芯片的测试成本和测试周期。 一种反激式LED恒流驱动器具有检测功能的控制芯片，包括供电及基准模块、电 流采样及PWM产生模块、保护及控制采样模块、逻辑及驱动模块和测试模块；所述的测试模 块包括： 偏置电流检测电路，采集供电及基准模块产生的一路基准电压，使之与给定的偏 置电压V TM进行比较，生成使能信号Test_en ;进而根据使能信号Test_en生成与供电及基 准模块中的基准电流成比例的电流信号ITM作为检测结果输出；通过检测电流信号I TM的大 小可以判断供电及基准模块产生的各路偏置电流大小是否正确，检测电流信号ITM的上升 沿可以判断供电及基准模块产生的上述基准电压大小是否正确，同时检测电流信号I TM的 上升沿与下降沿的时间间隔，即可判断逻辑及驱动模块中振荡器的周期是否准确。 使能信号TM_true生成电路，接收测试输入的时钟信号CLK，根据时钟信号CLK控 制生成幅值为芯片供电电压VDA的使能信号TM_true ; 标志位生成电路，接收测试输入的时钟信号VSTP，通过使之与电源电压VDD进行比 较，输出标志位时钟信号Test_flag ; 电压选择信号生成电路，对标志位时钟信号Test_flag进行分频，产生两路电压 选择信号selO?sell ; 基准电压检测电路，根据两路电压选择信号selO?sell从供电及基准模块产生 的各路基准电压中选择其中一路作为待测基准电压，进而根据使能信号TM_true生成与该 待测基准电压成比例的电压信号ν ωΜΡ作为检测结果输出；通过检测电压信号VOTP的大小可 以判断待测基准电压大小是否正确。 所述的偏置电流检测电路包括比较器Z1、反相器U1、电阻R1、三极管T1电流沉II 以及三个PM0S管P1?P3 ;其中，比较器Z1的正相输入端接收偏置电压VTM，反相输入端接 收供电及基准模块产生的一路基准电压，输出端与反相器U1的输入端相连；反相器U1的输 出端与PM0S管P3的栅极相连，PM0S管P3的源极与PM0S管P1的源极和PM0S管P2的源 极相连并接芯片供电电压VDA，PM0S管P3的漏极与电阻R1的一端相连，电阻R1的另一端 与PM0S管P2的漏极和三极管T1的发射极相连，三极管T1的集电极和基极共连并输出电 流信号1，PM0S管P2的栅极与PM0S管P1的栅极、PM0S管P1的漏极和电流沉II的一端 相连，电流沉II的另一端接地，电流沉II的电流大小为供电及基准模块中的基准电流。 所述的使能信号TM_true生成电路包括两个PM0S管P4?P5、三个NM0S管N1? N3、三个反相器U2?U4、两个D触发器Ml?M2和电流沉12 ;其中，PM0S管P4的源极与 PM0S管P5的源极相连并接芯片供电电压VDA，PM0S管P4的栅极与PM0S管P5的栅极、PM0S 管P5的漏极和电流沉12的一端相连，PM0S管P4的漏极与反相器U2的输入端和NM0S管 N1的漏极相连，NM0S管N1的栅极接收时钟信号CLK，NM0S管N1的源极与匪0S管N2的漏 极、NM0S管N2的栅极和NM0S管N3的漏极相连，NM0S管N2的源极与NM0S管N3的源极和 电流沉12的另一端相连并接地，NM0S管N3的栅极与反相器U2的输出端和反相器U3的输 入端相连，反相器U3的输出端与D触发器Ml的时钟端和D触发器M2的时钟端相连，D触 发器Ml的D端接芯片供电电压VDA，D触发器Ml的Q端与D触发器M2的D端相连，反相器 U4的输入端接收供电及基准模块提供的偏置建立信号Bias_ok，反相器U4的输出端与D触 发器Ml的复位端和D触发器M2的复位端相连，D触发器M2的Q端生成使能信号TM_true。 所述的标志位生成电路包括六个PM0S管P6?PI 1、四个NM0S管N4?N7、四个反 相器U5?U8、比较器Z2、电阻R2和电流沉13 ;其中，电阻R2的一端接收时钟信号VSTP，另一 端与比较器Z2的反相输入端和NM0S管Μ的漏极相连；比较器Z2的正相输入端接电源电 压VDD，比较器Ζ2的输出端与NM0S管Μ的栅极和NM0S管Ν5的栅极相连本文档来自技高网...

【技术保护点】
一种反激式LED恒流驱动器具有检测功能的控制芯片，包括供电及基准模块、电流采样及PWM产生模块、保护及控制采样模块和逻辑及驱动模块；其特征在于：还包括一测试模块，所述的测试模块包括：偏置电流检测电路，采集供电及基准模块产生的一路基准电压，使之与给定的偏置电压VTM进行比较，生成使能信号Test_en；进而根据使能信号Test_en生成与供电及基准模块中的基准电流成比例的电流信号ITM作为检测结果输出；使能信号TM_true生成电路，接收测试输入的时钟信号CLK，根据时钟信号CLK控制生成幅值为芯片供电电压VDA的使能信号TM_true；标志位生成电路，接收测试输入的时钟信号VSTP，通过使之与电源电压VDD进行比较，输出标志位时钟信号Test_flag；电压选择信号生成电路，对标志位时钟信号Test_flag进行分频，产生两路电压选择信号sel0～sel1；基准电压检测电路，根据两路电压选择信号sel0～sel1从供电及基准模块产生的各路基准电压中选择其中一路作为待测基准电压，进而根据使能信号TM_true生成与该待测基准电压成比例的电压信号VCOMP作为检测结果输出。

【技术特征摘要】
1. 一种反激式LED恒流驱动器具有检测功能的控制芯片，包括供电及基准模块、电流 采样及PWM产生模块、保护及控制采样模块和逻辑及驱动模块；其特征在于：还包括一测试 模块，所述的测试模块包括： 偏置电流检测电路，采集供电及基准模块产生的一路基准电压，使之与给定的偏置电 压VTM进行比较，生成使能信号Test_en ;进而根据使能信号Test_en生成与供电及基准模 块中的基准电流成比例的电流信号ITM作为检测结果输出； 使能信号TM_true生成电路，接收测试输入的时钟信号CLK，根据时钟信号CLK控制生 成幅值为芯片供电电压VDA的使能信号TM_true ; 标志位生成电路，接收测试输入的时钟信号VSTP，通过使之与电源电压VDD进行比较， 输出标志位时钟信号Test_flag ; 电压选择信号生成电路，对标志位时钟信号Test_flag进行分频，产生两路电压选择 信号selO?sell ; 基准电压检测电路，根据两路电压选择信号sel〇?sell从供电及基准模块产生的各 路基准电压中选择其中一路作为待测基准电压，进而根据使能信号TM_true生成与该待测 基准电压成比例的电压信号作为检测结果输出。2. 根据权利要求1所述的控制芯片，其特征在于：所述的偏置电流检测电路包括比较 器Z1、反相器U1、电阻R1、三极管T1电流沉II以及三个PM0S管P1?P3 ;其中，比较器Z1 的正相输入端接收偏置电压VTM，反相输入端接收供电及基准模块产生的一路基准电压，输 出端与反相器U1的输入端相连；反相器U1的输出端与PM0S管P3的栅极相连，PM0S管P3 的源极与PM0S管P1的源极和PM0S管P2的源极相连并接芯片供电电压VDA，PM0S管P3的 漏极与电阻R1的一端相连，电阻R1的另一端与PM0S管P2的漏极和三极管T1的发射极相 连，三极管T1的集电极和基极共连并输出电流信号I TM，PM0S管P2的栅极与PM0S管P1的 栅极、PM0S管P1的漏极和电流沉II的一端相连，电流沉II的另一端接地，电流沉II的电 流大小为供电及基准模块中的基准电流。3. 根据权利要求1所述的控制芯片，其特征在于：所述的使能信号TM_true生成电路 包括两个PM0S管P4?P5、三个NM0S管N1?N3、三个反相器U2?U4、两个D触发器Ml? M2和电流沉12 ;其中，PM0S管P4的源极与PM0S管P5的源极相连并接芯片供电电压VDA， PM0S管P4的栅极与PM0S管P5的栅极、PM0S管P5的漏极和电流沉12的一端相连，PM0S 管P4的漏极与反相器U2的输入端和NM0S管N1的漏极相连，NM0S管N1的栅极接收时钟 信号CLK，NM0S管N1的源极与NM0S管N2的漏极、NM0S管N2的栅极和NM0S管N3的漏极 相连，NM0S管N2的源极与NM0S管N3的源极和电流沉12的另一端相连并接地，NM0S管N3 的栅极与反相器U2的输出端和反相器U3的输入端相连，反相器U3的输出端与D触发器Ml 的时钟端和D触发器M2的时钟端相连，D触发器Ml的D端接芯片供电电压VDA，D触发器 Ml的Q端与D触发器M2的D端相连，反相器U4的输入端接收供电及基准模块提供的偏置 建立信号Bias_ok，反相器U4的输出端与D触发器Ml的复位端和D触发器M2的复位端相 连，D触发器M2的Q端生成使能信号TM_true。4. 根据权利要求1所述的控制芯片，其特征在于：所述的标志位生成电路包括六个 PM0S管P6?P11、四个NM0S管N4?N7、四个反相器U5?U8、比较器Z2、电阻R2和电流沉 13 ;其中，电阻R2的一端接收时钟信号VSTP，另一端与比较器Z2的反相输入端和NM0S管N4 的漏极相连；比较器Z2的正相输入端接电源电压VDD，比较器Z2的输出端与NMOS管Μ的 栅极和NM0S管Ν5的栅极相连，NM0...

【专利技术属性】
技术研发人员：何乐年，张奥扬，刘运韬，俞杰草，徐碧莹，冷亚辉，奚剑雄，
申请(专利权)人：浙江大学，
类型：发明
国别省市：浙江;33