低泄漏整流器结构制造技术

集成电路器件包括：第一Ⅲ-Ⅴ族化合物层、位于第一Ⅲ-Ⅴ族化合物层上方的第二Ⅲ-Ⅴ族化合物层、位于第二Ⅲ-Ⅴ族化合物层上方的栅极电介质以及位于栅极电介质上方的栅电极。阳电极和阴电极形成在栅电极的相对两侧上。阳电极电连接至栅电极。阳电极、阴电极和栅电极形成整流器的部分。

【技术实现步骤摘要】
相关申请的交叉引用本申请要求下列美国临时专利申请的优先权：2013年3月14日提交的第61/785,009号申请，且其标题为“AlGaN/GaN整流器及其形成方法（AlGaN/GaN Rectifier and Method of Forming the Same）”，其全部内容结合于此作为参考。
本专利技术总体涉及半导体
，更具体的，涉及低泄漏整流器结构。
技术介绍
整流器和晶体管均是高压电力电子应用中的主要部件，例如，开关模式电源和多种形式的驱动电路。整流器通常用于将周期性地反转方向的交流电（AC）转换为以单向流动的直流电（DC）。相应的转换过程称为整流。整流器具有包括半导体二极管和可控硅整流器（SCR）的多种类型。在半导体技术中，由于它们的特性，Ⅲ族-Ⅴ族（或Ⅲ-Ⅴ族）半导体化合物用于形成多种集成电路器件，诸如高功率场效应晶体管、高频晶体管或高电子迁移率晶体管（HEMT）。HEMT是将具有不同的能带隙的两种材料之间的结（即，异质结）合并为沟道而不是掺杂区的场效应晶体管，合并为掺杂区的情况通常用于金属氧化物半导体场效应晶体管（MOSFET）。与MOSFET相比，HEMT具有许多有吸引力的性质，包括高电子迁移率、在高频段传输信号的能力等。从应用的角度来看，增强型（E-型）HEMT具有许多优点。E-型HEMT实现了负极性电源的消除，并且因此，实现了电路复杂性和成本的降低。虽然具有上述有吸引力的性质，但是在Ⅲ-Ⅴ族半导体化合物基器件的开发中仍存在许多挑战。已经实施针对这些Ⅲ-Ⅴ族半导体化合物的结构和材料的多种技术以尝试并进一步提高晶体管器件性能。对于整流器，在高压电力电子应用（例如，开关模式电源和功率因数校正电路）中，需要具有低正向导通电压、低导通电阻和高反向击穿电压（BV）的双端电源整流器。对于给定的截止状态（off-state）击穿电压，低导通状态电阻和较短的反向恢复时间对功率转换效率而言是重要的。已经做出各种努力以提高电源整流器的性能。一些提出的结构包括结势垒肖特基（Schottky）二极管、合并的p-i-n肖特基（MPS）二极管和同步整流器。其他提出的整流器包括肖特基势垒二极管（SBD）和位于掺杂的块状GaN上的p-i-n二极管，其表现出高击穿特征和低导通电阻特征。然而，由于用于SBD或p-i-n二极管的外延结构与HEMT结构不兼容，因此SBD或p-i-n二极管整流器不能与HEMT成功集成（至少具有不可接受的性能损失）。虽然在AlGaN/GaN异质结构上可以直接形成SBD，但是AlGaN/GaN异质结和金属AlGaN肖特基势垒的串联组合将导致更高的导通电压和更高的导通电阻。
技术实现思路
为了解决现有技术中存在的问题，根据本专利技术的一个方面，提供了一种集成电路器件，包括：第一Ⅲ-Ⅴ族化合物层；第二Ⅲ-Ⅴ族化合物层，位于所述第一Ⅲ-Ⅴ族化合物层上方；栅极电介质，位于所述第二Ⅲ-Ⅴ族化合物层上方；栅电极，位于所述栅极电介质上方；以及阳电极和阴电极，位于所述栅电极的相对两侧上，其中，所述阳电极电连接至所述栅电极，并且所述阳电极、所述阴电极和所述栅电极形成整流器的部分。在上述集成电路器件中，其中，所述第二Ⅲ-Ⅴ族化合物层具有从所述第二Ⅲ-Ⅴ族化合物层的顶面延伸至所述第二Ⅲ-Ⅴ族化合物层内的凹槽，并且所述栅极电介质延伸至所述凹槽内。在上述集成电路器件中，其中，所述第二Ⅲ-Ⅴ族化合物层的未凹进部分具有第一厚度，且所述第二Ⅲ-Ⅴ族化合物层的凹进部分具有第二厚度，并且所述第二厚度与所述第一厚度的比率小于约1/3。在上述集成电路器件中，还包括：位于所述第二Ⅲ-Ⅴ族化合物层中的氟掺杂区，其中，通过所述栅电极覆盖所述氟掺杂区。在上述集成电路器件中，其中，所述第一Ⅲ-Ⅴ族化合物层具有第一能带隙，并且所述第二Ⅲ-Ⅴ族化合物层具有高于所述第一能带隙的第二能带隙。在上述集成电路器件中，其中，所述第一Ⅲ-Ⅴ族化合物层包括氮化镓（GaN），并且所述第二Ⅲ-Ⅴ族化合物层包括氮化铝镓（AlGaN）。在上述集成电路器件中，其中，二维电子气（2DEG）沟道形成在所述第一Ⅲ-Ⅴ族化合物层中并且靠近所述第一Ⅲ-Ⅴ族化合物层与所述第二Ⅲ-Ⅴ族化合物层之间的界面，其中，所述整流器配置为当未将偏置电压施加在所述栅电极上时具有一部分消耗的2DEG沟道，并且通过所述栅电极覆盖所述2DEG沟道的消耗部分。根据本专利技术的另一个方面，提供了一种集成电路器件，包括：第一Ⅲ-Ⅴ族化合物层，具有第一能带隙；第二Ⅲ-Ⅴ族化合物层，覆盖并接触所述第一Ⅲ-Ⅴ族化合物层，其中，所述第二Ⅲ-Ⅴ族化合物层具有高于所述第一能带隙的第二能带隙，并且所述第二Ⅲ-Ⅴ族化合物层包括：第一部分，包括第一顶面；及第二部分，位于所述第一部分的相对侧上，其中，对所述第一顶面进行凹进使其低于所述第二部分的顶面以在所述第二Ⅲ-Ⅴ族化合物层中形成凹槽；栅电极，位于所述第二Ⅲ-Ⅴ族化合物层上方；以及阳电极和阴电极，位于所述栅电极的相对两侧上，其中，所述阳电极电连接至所述栅电极，并且所述阳电极、所述阴电极和所述栅电极形成整流器的部分。在上述集成电路器件中，还包括：位于所述第二Ⅲ-Ⅴ族化合物层和所述栅电极之间的栅极电介质，其中，所述栅极电介质延伸至所述凹槽内。在上述集成电路器件中，还包括：位于所述第二Ⅲ-Ⅴ族化合物层中的氟掺杂区，其中，通过所述凹槽覆盖所述氟掺杂区。在上述集成电路器件中，还包括：位于所述第二Ⅲ-Ⅴ族化合物层上方的介电钝化层，其中，所述栅电极延伸至所述介电钝化层内。在上述集成电路器件中，其中，所述第一Ⅲ-Ⅴ族化合物层包括氮化镓（GaN），并且所述第二Ⅲ-Ⅴ族化合物层包括氮化铝镓（AlGaN）。在上述集成电路器件中，其中，二维电子气（2DEG）沟道形成在所述第一Ⅲ-Ⅴ族化合物层中并且靠近所述第一Ⅲ-Ⅴ族化合物层与所述第二Ⅲ-Ⅴ族化合物层之间的界面，并且所述整流器配置为当未将偏置电压施加至所述栅电极时具有一部分消耗的2DEG沟道，并且通过所述栅电极覆盖所述2DEG沟道的消耗部分。在上述集成电路器件中，其中，所述第一顶面比所述第二部分的顶面低大于约根据本专利技术的又一个方面，提供了一种方法，包括：在衬底上方外延生长具有第一能带隙的第一Ⅲ-Ⅴ族化合物层；在所述第一Ⅲ-Ⅴ族化合物层上方外延生长具有第二能带隙的第二Ⅲ-Ⅴ族化合物层，其中所述第二能带隙高于所述第一能带隙；形本文档来自技高网...

【技术保护点】
一种集成电路器件，包括：第一Ⅲ‑Ⅴ族化合物层；第二Ⅲ‑Ⅴ族化合物层，位于所述第一Ⅲ‑Ⅴ族化合物层上方；栅极电介质，位于所述第二Ⅲ‑Ⅴ族化合物层上方；栅电极，位于所述栅极电介质上方；以及阳电极和阴电极，位于所述栅电极的相对两侧上，其中，所述阳电极电连接至所述栅电极，并且所述阳电极、所述阴电极和所述栅电极形成整流器的部分。

【技术特征摘要】
2013.03.14 US 61/785,009;2013.12.31 US 14/144,7161.一种集成电路器件，包括：
第一Ⅲ-Ⅴ族化合物层；
第二Ⅲ-Ⅴ族化合物层，位于所述第一Ⅲ-Ⅴ族化合物层上方；
栅极电介质，位于所述第二Ⅲ-Ⅴ族化合物层上方；
栅电极，位于所述栅极电介质上方；以及
阳电极和阴电极，位于所述栅电极的相对两侧上，其中，所述阳电极
电连接至所述栅电极，并且所述阳电极、所述阴电极和所述栅电极形成整
流器的部分。
2.根据权利要求1所述的集成电路器件，其中，所述第二Ⅲ-Ⅴ族化
合物层具有从所述第二Ⅲ-Ⅴ族化合物层的顶面延伸至所述第二Ⅲ-Ⅴ族化
合物层内的凹槽，并且所述栅极电介质延伸至所述凹槽内。
3.根据权利要求1所述的集成电路器件，其中，所述第二Ⅲ-Ⅴ族化
合物层的未凹进部分具有第一厚度，且所述第二Ⅲ-Ⅴ族化合物层的凹进部
分具有第二厚度，并且所述第二厚度与所述第一厚度的比率小于约1/3。
4.根据权利要求1所述的集成电路器件，还包括：位于所述第二Ⅲ-
Ⅴ族化合物层中的氟掺杂区，其中，通过所述栅电极覆盖所述氟掺杂区。
5.根据权利要求1所述的集成电路器件，其中，所述第一Ⅲ-Ⅴ族化
合物层具有第一能带隙，并且所述第二Ⅲ-Ⅴ族化合物层具有高于所述第一
能带隙的第二能带隙。
6.根据权利要求1所述的集成电路器件，其中，所述第一Ⅲ-Ⅴ族化
合物层包括氮化镓（GaN），并且所述第二Ⅲ-Ⅴ族化合物层包括氮化铝镓
（AlGaN）。
7.根据权利要求1所述的集成电路器件，其中，二维电子气（2DE...

【专利技术属性】
技术研发人员：黄敬源，游承儒，余俊磊，陈柏智，姚福伟，杨富智，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71