形成高电子迁移率半导体器件的方法技术

本发明专利技术涉及形成高电子迁移率半导体器件的方法。在实施例中，通过包含提供第一半导体材料的基础基板，以及在基础基板上形成SiC或者III-V系材料之一的层的方法，形成半导体器件。在不同实施例中，基础基板可以是硅，多孔硅，或者其上形成有成核位点的多孔硅，或者在(111)面中的硅。

【技术实现步骤摘要】

本专利技术一般而言涉及电子器件，更具体而言，涉及半导体及其结构、以及形成半导体器件的方法。
技术介绍
以往，半导体产业利用各种方法来形成使用了III系半导体材料、诸如氮化镓(GaN)作为半导体材料之一的半导体器件。该器件通常地形成在GaN基板上。然而，GaN比较昂贵，结果导致对于半导体器件而言成本高。从而，期望的是具有成本低的使用GaN或者其他III-V系和/或II-VI系材料、诸如III族氮化物系材料的半导体器件。附图说明图1概要地示出依据本专利技术的可能对于形成GaN有用的晶体结构的实施例的示例；图2概要地示出依据本专利技术的GaN和硅的晶体结构的实施例的示例；图3-图5示出依据本专利技术的形成GaN或者SiC半导体器件或者其他III-V或者II-VI系半导体器件的方法的实施例的示例的部分中的各个阶段；图6示出依据本专利技术的纳米多孔硅的各种图像；图7-图12示出依据本专利技术形成包含GaN或者SiC半导体器件或者其他III-V或者II-VI系半导体器件的HEM器件的方法的实施例的示例的部分中的各个阶段；图13-图15示出依据本专利技术形成包含GaN或者SiC半导体器件或者其他III-V或者II-VI系半导体器件的HEM器件的方法的另一个实施例的示例的部分中的各个阶段；图16-图19示出依据本专利技术形成包含GaN或者SiC半导体器件或者其他III-V或者II-VI系半导体器件的HEM器件的方法的替代实施例的示例的部分中的各个阶段；图20-图21示出依据本专利技术形成包含GaN或者SiC半导体器件或者其他III-V或者II-VI系半导体器件的HEM器件的方法的另一个替代实施例的示例的部分中的各个阶段；图22-图24示出依据本专利技术形成包含GaN或者SiC半导体器件或者其他III-V或者II-VI系半导体器件的HEM器件的方法的另一个替代实施例的示例的部分中的各个阶段；图25示出依据本专利技术形成包含GaN或者SiC半导体器件或者其他III-V或者II-VI系半导体器件的HEM器件的方法的另一个替代实施例；图26-图28示出依据本专利技术形成包含GaN或者SiC半导体器件或者其他III-V或者II-VI系半导体器件的HEM器件的方法的另一个替代实施例的示例的部分中的各个阶段；以及图29-图31示出依据本专利技术形成包含GaN或者SiC半导体器件或者其他III-V或者II-VI系半导体器件的HEM器件的方法的另一个替代实施例的示例的部分中的各个阶段。具体实施方式为了示出的简洁和清晰，图中的元件不一定是成比例的，而且不同图中的相同参考号码表示相同的元件，除非另有规定。另外，为了说明的简洁起见，省略了周知步骤和元件的说明和细节。本文使用的电流承载电极或者电流承载元件意味着承载电流经由器件的该器件的元件，诸如是MOS晶体管的源极或者漏极、或者双极晶体管的发射极或者集电极、或者二极管的阴极或者阳极；控制电极意味着控制电流经由器件的该器件的元件，诸如是MOS晶体管的栅极、或者双极晶体管的基极。尽管在此处说明的器件作为某些N沟道或者P沟道器件、或者某些N型或者P型掺杂区，但本领域的普通技术人员可以理解，依据本专利技术互补器件也是可能的。本领域的普通技术人员可以理解，导电类型指的是经由其发生导电、诸如经由空穴或者电子的导电的机制，因此，导电类型不是指掺杂浓度，而是掺杂类型、诸如P型或者N型。本领域的技术人员可以理解的是，本文使用的涉及电路操作的词语“在……期间”、“当……时”和“在……时”不是意味着动作在启动动作的瞬间发生的严格的术语，而是可以有一些小但是合理的延迟、诸如在由最初动作启动的反应之间的各种传播延迟。另外，术语“当……时”意味着某一动作至少发生在启动动作的持续时间的一些部分中。使用的词语“约”或者“大体上”意味着元件的值具有预计为接近规定值或者规定位置的参数。然而，如本领域周知的那样，总是会有阻止该值或者位置恰好如规定那样的小偏差。本领域已公认高达至少10%(对于半导体掺杂浓度而言，高达20%)的偏差是距离如上所述的理想目标的合理的偏差。权利要求或/和附图的具体说明中中的被用于元件名的一部分的术语“第一”、“第二”、“第三”等是用于区分类似的元件的，不一定用来说明或者时间上的，或者空间上的排名或者其他任何方式的顺序。应该理解的是，这样使用的术语在适当的境况下是可互换的，本文说明的实施例可以是与本文说明或示出不同的其他顺序的操作。为了使附图清楚，器件结构的掺杂区被示出为具有普遍的直线边缘和精确角度的角。然而，本领域的技术人员可以理解，由于掺杂剂的扩散和激活，掺杂区的边缘一般可能不是直线，而且角可能不是精确角。此外，说明可以示出蜂窝式设计(体区域是多个蜂窝式区域)，而不是单体设计(体区域包括以狭长图案、通常以蛇形图案形成的单个区域)。然而，预期的是本说明是适用于蜂窝式实施方式和单基实施方式这两者。图1概要地示出可能对于形成GaN有用的晶体结构的实施例的示例。晶体结构可以被称为纤锌矿（Wurtzite）结构。示出的GaN结构的示例包含镓(Ga)原子10和氮原子11。认为在GaN与Si的晶体结构之间有失配。认为GaN比Si具有更小的晶格常数。例如，在Si(111)上与GaN(0001)基面之间可能有约17%的晶格失配。还认为在Si与GaN之间有约24%的热膨胀失配。另外，GaN晶格常数(六方基面)小于Si(111)的晶格常数，导致GaN外延应力为拉伸。在Si上形成GaN时，该差异可能导致高缺陷密度。缺陷密度可以在约108至1010cm-2的范围内。晶格失配应力会引起错配位错、和可能约109cm-2的穿透位错密度（threading dislocation density）。该应力可能导致GaN膜的开裂、或者硅基板的滑动或者开裂。由下文进一步可知，在一个示例实施例中，形成具有III-V或者II-VI材料作为器件的一部分的半导体的方法可以包含在硅基板上形成该材料，这会降低半导体器件的制造成本。由下文可知，至少一个示例方法使用(100)硅来形成III-V或者II-VI系材料的层。其他实施例可以使用(111)硅、或者取向偏离（off-orientation）硅、或者其他半导体、或者电介质基板。该晶格失配应力不应与有益的AlGaN/GaN晶格应变混淆。与能隙间断(ΔEC)结合的该本文档来自技高网...

【技术保护点】
一种形成高电子迁移率HEM器件的方法，包括：提供包含硅的第一半导体材料的基础基板；覆在所述基础基板上形成GaN或者SiC或者其他III‑N或者III‑V或者II‑VI系材料之一的层；在所述层与下层材料的界面附近形成脆性区域；从所述基础基板分离所述层的一部分；将所述层的所述一部分附接至中间基板；以及在所述层的所述一部分中形成所述HEM器件。

【技术特征摘要】
2013.03.15 US 61/786,5771.一种形成高电子迁移率HEM器件的方法，包括：
提供包含硅的第一半导体材料的基础基板；
覆在所述基础基板上形成GaN或者SiC或者其他III-N或者
III-V或者II-VI系材料之一的层；
在所述层与下层材料的界面附近形成脆性区域；
从所述基础基板分离所述层的一部分；
将所述层的所述一部分附接至中间基板；以及
在所述层的所述一部分中形成所述HEM器件。
2.如权利要求1所述的方法，其中，分离所述层的所述一部分包
含将所述层沿着大体上平行于所述基础基板的所述表面的所述层的
长轴，分为两部分。
3.如权利要求1所述的方法，还包含在分离所述层的所述一部
分之前，将所述中间基板附接至所述层的所述一部分。
4.一种形成半导体器件的方法，包括：
提供包含硅的第一半导体材料的基础基板；以及
在所述基础基板上形成GaN或者SiC或者其他III-N或者III-V
或者II-VI系材料之一的层。
5.如权利要求4所述的方法，其中，提供所述基础基板包含提
供多孔硅基础基板。
6.如权利要求5所述的方法，还包含在所述层中形成脆性区域。
7.如权利要求6所述的方法，还包含将中间基板键合至所述层。
8.如权利要求7所述的方法，还包含从所述基础基板分离所述
中间基板和所述层的至少一部分。
9.如权利要求6所述的方法，还包含从所述基础基板分离所述
层的至少一部分。
10.如权利要求9所述的方法，还包含将所述层的所述一部分键
合至中间基板。
11.如权利要...

【专利技术属性】
技术研发人员：A·萨利赫，小J·M·帕西，
申请(专利权)人：半导体元件工业有限责任公司，
类型：发明
国别省市：美国;US