一种光学电子式互感器分离单元一体化延时测试系统技术方案

本发明专利技术公开了一种光学电子式互感器分离单元一体化延时测试系统，包括依次连接的标准互感器、I/U变换器、A/D采集电路、CPU、上位机，所述CPU还连接有基于FPGA的数字量采集模块，所述基于FPGA的数字量采集模块的窜行数据接口外接采集器，以太网数据接口外接合并单元。本发明专利技术集成常规光学电子式互感器校验仪的所有功能，增加过程测试，将光学电子式互感器的分离时间特性测试纳入到测试系统当中，能够精确测试光学电子式互感器各分离单元的延时时间，为智能变电站的现场光学电子式互感器的分离单元测试提供检测依据。

【技术实现步骤摘要】
一种光学电子式互感器分离单元一体化延时测试系统
本专利技术涉及一种光学电子式互感器分离单元一体化延时测试系统，属于电力测量

技术介绍
光学电子式互感器随着加工工艺的不断完善，已经逐渐在电子式互感器应用领域占有一席之地，但由于光学电子式互感器一般都是采用磁光原理或电光原理，所以其传感测量单元基本都是用测量光步长的方式来获得电流电压值。采集器与传感头之间的光纤回路中传递是包含电流电压的模拟量信号，这个信号延时就与现场的光纤长度以及入射角度有关。一般这个延时在采集器内修补后通过额定延时的方式将信息送至合并单元由合并单元同步时进行统一修补。而目前由于光学电子式互感器传感头、采集器一般与合并单元的生产厂家处于分离状态，即使是同一个厂家的产品也由于专业的不同而由不同部门提供。与电学电子式互感器不同之处在于光学电子式互感器采集器与合并单元内部都可以对电子式互感器的延时进行修补，这给现场运行维护人员带来的很大的麻烦。光学电子式互感器本体与合并单元之间一般采用私有FT3协议，这个协议传输数据一般包含有延时参数，合并单元在读取这个时间参数以后进行插值再根据自身消耗的时间填补上新的额定延时时间。后端设备根据合并单元所填写的时间参数来进行同步。目前光学电子式互感器现场测试经常时是将电子式互感器本体与合并单元作为一个整体来进行测试，这个测试过程一旦出现时间误差时很难定位其绝对延时是由于合并单元还是由于光学互感器本身的物理延时所造成的误差。这时基于时间的修正比较难以定位容易出现修补误差。
技术实现思路
本专利技术提供了一种光学电子式互感器分离单元一体化延时测试系统，解决了在光学电子式互感器测试过程中基于时间的修正难以定位，容易出现修补误差的问题。为了解决上述技术问题，本专利技术所采用的技术方案是：一种光学电子式互感器分离单元一体化延时测试系统，包括依次连接的标准互感器、I/U变换器、A/D采集电路、CPU、上位机，所述CPU还连接有基于FPGA的数字量采集模块，所述基于FPGA的数字量采集模块的串行数据接口外接采集器，以太网数据接口外接合并单元；所述标准互感器设置在套有光纤环的导线上，作为标准信号源；所述A/D采集电路以标准信号为基准实现模拟量数据采集，并将模拟量数据发送给内含恒温晶振的CPU；所述基于FPGA的数字量采集模块用以采集采集器输出的串行数据以及合并单元输出的以太网数据，并将串行数据和以太网数据发送给内含恒温晶振的CPU；所述CPU接收模拟量数据、串行数据和以太网数据，并计算出各自的基波相位角，利用基波相位角之间的关系计算出模拟量与光学电子式互感器本体之间的延时、模拟量与合并单元之间的延时，并根据采集器与合并单元标定的额定延时值分别计算出t1、t2和t3，其中t1为光学电子式互感器物理延时，t2为采集器处理延时，t3为合并单元处理延时；所述上位机用以实现与CPU之间的数据交互。所述基于FPGA的数字量采集模块与合并单元之间还设有用以时间消抖的DPLL，所述DPLL包括依次连接的鉴相器、LPF和压控振荡器，所述压控振荡器的反馈输出端与鉴相器的反馈输入端连接。所述DPLL与合并单元之间还设第一光接收器。所述基于FPGA的数字量采集模块通过分光器与采集器的输出端连接。所述基于FPGA的数字量采集模块与分光器之间还设有第二光接收器。所述CPU为内置恒温晶振的CPU，内置的恒温晶振用以对模拟量的采集、串行数据采集和以太网数据采集打上统一的时间基准；所述恒温晶振的精度为0.001PPM。所述A/D采集电路采用24位A/D转换芯片。所述上位机为计算机。本专利技术的有益效果是：1、本专利技术集成常规光学电子式互感器校验仪的所有功能，增加过程测试，将光学电子式互感器的分离时间特性测试纳入到测试系统当中，能够精确测试光学电子式互感器各分离单元的延时时间，为智能变电站的现场光学电子式互感器的分离单元测试提供检测依据；2、本专利技术的A/D采集电路采用24位A/D转换芯片，提高了整个系统的采样精度；3、本专利技术采用嵌入式实时操作系统，使得整个系统具有很强的实时性；4、不用导入CID文件格式，以及光学电子式互感器的信息，自动根据报文格式识别光学电子式互感器厂家报文以及以太网报文；5、采用恒温晶振作为整个系统统一的时标系统，采用DPLL技术消除时间抖动，以提高模拟量数据、串行数据、以太网数据的同步精度；6、基于FPGA的数字量采集模块通过分光器与采集器的输出端连接，确保系统获得的信号与实际信号为同源信号；7、利用时域的概念来计算延时，不采用插值技术，避免了插值技术会引入新的插值误差。附图说明图1为本专利技术的结构示意图。图2为DPLL的结构示意图。具体实施方式下面将结合说明书附图，对本专利技术作进一步说明。以下实施例仅用于更加清楚地说明本专利技术的技术方案，而不能以此来限制本专利技术的保护范围。如图1所示，一种光学电子式互感器分离单元一体化延时测试系统，包括依次连接的标准互感器、I/U变换器、A/D采集电路、CPU、上位机，所述CPU还连接有基于FPGA的数字量采集模块，所述基于FPGA的数字量采集模块的串行数据接口外接采集器，以太网数据接口外接合并单元。标准互感器设置在套有光纤环的导线上，作为标准信号源。I/U变换器具有高稳定性以及可靠的温度特性实现I/U变换。A/D采集电路采用24位A/D转换芯片，该芯片为AD公司的ADS1271芯片，能够提高整系统的采用精度，A/D采集电路以标准信号为基准实现模拟量数据采集，采样速率为100k，A/D采集电路将模拟量数据发送给内含恒温晶振的CPU。基于FPGA的数字量采集模块用以采集采集器输出的串行数据以及合并单元输出的以太网数据，并将串行数据和以太网数据发送给内含恒温晶振的CPU，该基于FPGA的数字量采集模块采用XILEX公司SPARTEN3系列FPGA。为了保证所述系统获得的信号与实际信号为同源信号，即采集的串行数据与实际信号同源，基于FPGA的数字量采集模块通过分光器与采集器的输出端连接。由于光学电子式互感器的采集器采用FT3串行传输，其延时的稳定性具有一定的保障，但是合并单元(MU)由于同步处理，数据打包，程序任务调度，光纤收发接口等环节的影响，数据帧到达保护装置时，存在一定的随机时间抖动，即采样值报文的到达时刻θ1(t)是带有随机抖动的，尤其是经过网络以后的该抖动值可达到30～40微秒，因此为了提高模拟量数据、串行数据、以太网数据的同步精度，所述的系统采用DPLL对时标θ1(t)进行消抖，得到最终时标θ2(t)，即在基于FPGA的数字量采集模块与合并单元之间设置DPLL。DPLL如图2所示，包括依次连接的鉴相器、LPF和压控振荡器，压控振荡器的反馈输出端与鉴相器的反馈输入端连接。原始采样值到达节拍构成DPLL的初始输入量θ1(t)，在DPLL启动初始时，θ2(t)＝θ1(t)，不论是累计误差或是时间抖动造成的θ1(t)与θ2(t)的失步，均由鉴相器完成两者时间差值计算，该差值作为环路滤波器(LPF)的输入量V1(t)，设计一个IIR型低通滤波器来保证良好的跟踪速度和稳定性，滤波输出为V2(t)，V2(t)作为压控振荡器的输入量，按其幅值的大小来确定跟踪调节步长，在不超过1S的时间内完成θ2(t)的整个跟踪过程，以上本文档来自技高网...

【技术保护点】
一种光学电子式互感器分离单元一体化延时测试系统，其特征在于：包括依次连接的标准互感器、I/U变换器、A/D采集电路、CPU、上位机，所述CPU还连接有基于FPGA的数字量采集模块，所述基于FPGA的数字量采集模块的窜行数据接口外接采集器，以太网数据接口外接合并单元；所述标准互感器设置在套有光纤环的一次侧导线上，作为标准信号源；所述A/D采集电路以标准信号为基准实现模拟量数据采集，并将模拟量数据发送给内含恒温晶振的CPU；所述基于FPGA的数字量采集模块用以采集采集器输出的串行数据以及合并单元输出的以太网数据，并将串行数据和以太网数据发送给内含恒温晶振的CPU；所述CPU接收模拟量数据、串行数据和以太网数据，并计算出各自的基波相位角，利用基波相位角之间的关系计算出模拟量与光学电子式互感器本体之间的延时、模拟量与合并单元之间的延时，并根据采集器与合并单元标定的额定延时值分别计算出t1、t2和t3，其中t1为光学电子式互感器物理延时，t2为采集器处理延时，t3为合并单元处理延时；所述上位机用以实现与CPU之间的数据交互。

【技术特征摘要】
1.一种光学电子式互感器分离单元一体化延时测试系统，其特征在于：包括依次连接的标准互感器、I/U变换器、A/D采集电路、CPU、上位机，所述CPU还连接有基于FPGA的数字量采集模块，所述基于FPGA的数字量采集模块的串行数据接口外接采集器，以太网数据接口外接合并单元；所述标准互感器设置在套有光纤环的一次侧导线上，作为标准信号源；所述A/D采集电路以标准信号为基准实现模拟量数据采集，并将模拟量数据发送给内含恒温晶振的CPU；所述基于FPGA的数字量采集模块用以采集采集器输出的串行数据以及合并单元输出的以太网数据，并将串行数据和以太网数据发送给内含恒温晶振的CPU；所述CPU接收模拟量数据、串行数据和以太网数据，并计算出各自的基波相位角，利用基波相位角之间的关系计算出模拟量与光学电子式互感器本体之间的延时、模拟量与合并单元之间的延时，并根据采集器与合并单元标定的额定延时值分别计算出t1、t2和t3，其中t1为光学电子式互感器物理延时，t2为采集器处理延时，t3为合并单元处理延时；所述上位机用以实现与CPU之间的数据交互。2.根据权利要求1所述的一种光学电子式互感器分离单元一体化延时测试系统，其特征在于：所述基于FPGA的数字量采集模块与合并单元之间还设有用以时间消抖的DPL...

【专利技术属性】
技术研发人员：黄奇峰，汤汉松，王忠东，罗强，卢树峰，杨世海，陈铭明，徐明锐，赵双双，陈刚，田正其，
申请(专利权)人：国家电网公司，江苏省电力公司，江苏省电力公司电力科学研究院，江苏凌创电气自动化股份有限公司，
类型：发明
国别省市：北京;11