SiC MOS电容及制造方法技术

本发明专利技术涉及一种SiC MOS电容及制造方法。所述SiC MOS电容包括：SiC衬底、栅介质层和正负电极；所述SiC衬底层上设有SiC外延层；所述栅介质层包括AlN过渡层、LaxAl1-xO介质层和SiO2过渡层；所述SiC外延层上设有所述AlN过渡层，所述AlN过渡层上设有所述LaxAl1-xO层，所述LaxAl1-xO层上设有所述SiO2过渡层；所述正负电极分别从所述SiO2过渡层的表面和所述SiC衬底的背面连接。本发明专利技术可以减少悬挂键，降低界面态密度，改善界面特性，减小栅漏电流；改善了器件的耐压能力，提高了器件的可靠性。

【技术实现步骤摘要】

本专利技术涉及一种，尤其涉及一种S12ZlaxAlhCVAlN栅介质的SiCMOS电容及制造方法。
技术介绍
SiC材料作为第三代半导体的典型代表，以其优良的物理化学特性成为制作高温、高功率、高频及高抗辐照器件的理想材料。SiC材料与以Si代表的第一代半导体材料和以GaAs为代表的第二代半导体材料相比具有禁带宽度大、临界击穿电场高、热导率高等优点，因此目前对于SiC材料和器件、工艺的研发成为微电子技术研究领域的热点。与其它的宽禁带半导体相比，SiC材料的一个显著的优点就是可以通过热氧的方法在其表面直接生成S12,这就意味着SiC材料是制作大功率金属-氧化层半导体场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,M0SFET)及绝缘栅双极型晶体管(Insulated Gate Bi polar Transistor, IGBT)等 Si02/SiC金属氧化物半导体(Metal OxideSemiconductor, M0S)器件的理想材料。由于SiC材料的临界击穿电场很高，约为3X106V/cm，因而在器件反向阻断的条件下，当SiC内部的电场达到该临界值之后S12中的电场最大值就达到了约7.5X106V/cm,如此高的电场强度会导致器件的可靠性变的很糟糕。因此，目前研究采用何种新工艺手段来改善Si02/SiC界面特性，降低界面态密度，并提高栅介质承受电场的能力成为了一个SiC器件研究中备受关注的领域。目前，改善Si02/SiC界面特性的主要的手段是对Si02/SiC界面进行氮化处理，既采用在NO或N2O的环境中对S12层进行退火处理或者利用N+离子注入的方法对Si02/SiC界面进行氮化。采用高k介质材料，如用HfO2, Al2O3代替S12层作为MOS器件介质材料，这种方法虽然在一定程度改善了介质层的耐压能力，但是该工艺不能有效的降低器件的界面态密度，并且高k材料引入的陷阱导致栅漏电流过大，由于栅漏电流限制了栅介质承受较高的电场。
技术实现思路
本专利技术的目的是针对现有技术的缺陷，提供一种S iC MOS电容及制造方法，可以降低界面态密度，减小栅漏电流，并同时改善介质层的耐压能力，提高栅介质的可靠性。为实现上述目的，本专利技术提供了一种SiCMOS电容，所述SiC MOS电容包括:SiC衬底、栅介质层和正负电极；所述SiC衬底层上设有SiC外延层；所述栅介质层包括AlN过渡层、LaxAlhO介质层和S12过渡层；所述SiC外延层上设有所述AlN过渡层，所述AlN过渡层上设有所述LaxAlhO层，所述LaxAlhO层上设有所述S12过渡层；所述正负电极分别从所述S12过渡层的表面和所述SiC衬底的背面连接；所述SiC衬底层为N型重掺杂SiC衬底层，所述SiC外延层为N型轻掺的SiC外延层。进一步的，所述SiC外延层的厚度为10-100 μ m，掺杂浓度为I X 1015_5X 1015cm_3。进一步的，所述AlN过渡层的厚度为l_15nm。进一步的，所述LaxAVxO层的厚度为10nm_30nm。进一步的，所述S12过渡层的厚度为l_15nm。为实现上述目的，本专利技术提供了一种SiC MOS电容的制造方法，其特征在于，所述方法包括:步骤1，将SiC衬底上的N型SiC外延层进行清洗处理，利用原子层淀积的方法，在SiC外延层上淀积一层厚度为lnm-15nm的AlN过渡层；步骤2，利用原子层淀积的方法，在AlN过渡层上淀积一层厚度为10nm-30nm的栅介质LaxAlhO层； 步骤3,利用原子层淀积的方法,在栅介质LaxAlhO层上淀积一层厚度为l_15nm的S12，再在温度为750±5°C的N2气环境中退火8min，形成S12过渡层；步骤4，利用磁控溅射的方法在所述S12过渡层表面溅射金属Al作为正电极，在SiC外延层的背面溅射金属Al作为负电极，再在温度为400±5°C的Ar气环境中退火30mino进一步的,所述步骤I中淀积一层厚度为lnm-15nm的AlN过渡层,具体为，淀积温度为200°C _300°C，淀积时间为15min-60min，淀积一层厚度为lnm_15nm的AlN过渡层。进一步的,所述步骤2中所述淀积一层厚度为10nm-30nm的栅介质LaxAlhO层,具体为，淀积温度为200°C _300°C，淀积时间为lh-2h，淀积一层厚度为10nm-30nm的栅介质LaxAl1^O 层。进一步的，所述步骤3中淀积一层厚度为l_15nm的S12,具体为，淀积温度为2000C _500°C，淀积时间为15min-60min，淀积一层厚度为l_15nm的Si02。本专利技术可以减少悬挂键，降低界面态密度，改善界面特性，减小栅漏电流；改善了器件的耐压能力，提高了器件的可靠性。【附图说明】图1为本专利技术SiC MOS电容的示意图；图2为本专利技术SiC MOS电容的制造方法的流程图。【具体实施方式】下面通过附图和实施例，对本专利技术的技术方案做进一步的详细描述。图1为本专利技术SiCMOS电容的示意图，如图所示，本专利技术包括:S i C衬底1、栅介质层2以及正负电极3。具体的，SiC衬底层I上设有SiC外延层10。栅介质层2包括AlN过渡层ZULaxAlhO介质层22和S12过渡层23 ；SiC外延层10上设有AlN过渡层21，AlN过渡层21上设有LaxAl1^xO层22，LaxAl1^xO层22上设有S12过渡层23。正负电极3分别从S12过渡层23的表面和SiC衬底I的背面连接。例如在SiC衬底的背面和S12过渡层的表面溅射金属Al，厚度为200nm，分别作为该电容的正负电极。具体的，SiC衬底层为N型重掺杂SiC衬底层，SiC外延层为N型轻掺的SiC外延层。SiC外延层的厚度为10-100 μ m，掺杂浓度为lX1015-5X1015cm_3。AlN过渡层的厚度为l_15nm。LaxAlxO层的厚度为10nm-30nm。S12过渡层的厚度为l_15nm。AlN过渡层、LaxAlhO层和S12过渡层组成的栅介质层为复合栅介质层结构，以降低介质层与SiC界面的界面态密度，减小介质层漏电流，改善介质层的耐压能力，提高SiCMOS器件的可靠性。图2为本专利技术SiC MOS电容的制造方法的流程图，如图所示，本专利技术包括如下步骤:步骤1，将SiC衬底上的N型SiC外延层进行清洗处理，利用原子层淀积的方法，在SiC外延层上淀积一层厚度为lnm-15nm的AlN过渡层；步骤2，利用原子层淀积的方法，在AlN过渡层上淀积一层厚度为10nm-30nm的栅介质LaxAlhO层；步骤3，利用原子层淀积的方法，在栅介质LaxAlhO层上淀积一层厚度为l_15nm的S12，再在温度为750±5°C的N2气环境中退火8min，形成S12过渡层；步骤4，利用磁控溅射的方法在S12过渡层表面溅射金属Al作为正电极，在SiC外延层的背面溅射金属Al作为负电极，再在温度为400±5°C的Ar气环境中退火30min。本专利技术SiC MOS电容的制造方法的实施例1具体包括如下步骤:步骤101，生长N型SiC外延层。将厚度为380 μ m,掺杂浓度为5 X 1018cm_3的N型SiC衬底材料本文档来自技高网...

【技术保护点】
一种SiC MOS电容，其特征在于，所述SiC MOS电容包括：SiC衬底、栅介质层和正负电极；所述SiC衬底层上设有SiC外延层；所述栅介质层包括AlN过渡层、LaxAl1‑xO介质层和SiO2过渡层；所述SiC外延层上设有所述AlN过渡层，所述AlN过渡层上设有所述LaxAl1‑xO层，所述LaxAl1‑xO层上设有所述SiO2过渡层；所述正负电极分别从所述SiO2过渡层的表面和所述SiC衬底的背面连接；所述SiC衬底层为N型重掺杂SiC衬底层，所述SiC延层为N型轻掺的SiC外延层。

【技术特征摘要】
1.一种SiC MOS电容，其特征在于，所述SiC MOS电容包括:SiC衬底、栅介质层和正负电极； 所述SiC衬底层上设有SiC外延层； 所述栅介质层包括AlN过渡层、LaxAlhO介质层和S12过渡层；所述SiC外延层上设有所述AlN过渡层，所述AlN过渡层上设有所述LaxAVxO层，所述LaxAVxO层上设有所述S12过渡层； 所述正负电极分别从所述S12过渡层的表面和所述SiC衬底的背面连接； 所述SiC衬底层为N型重掺杂SiC衬底层，所述SiC延层为N型轻掺的SiC外延层。2.根据权利要求1所述的SiCMOS电容，其特征在于，所述SiC外延层的厚度为10-100 μ m,掺杂浓度为 I X 1015-5 X 1015cnT3。3.根据权利要求1所述的SiCMOS电容，其特征在于，所述AlN过渡层的厚度为l_15nm。4.根据权利要求1所述的SiCMOS电容，其特征在于，所述LaxAlhO层的厚度为10nm_30nmo5.根据权利要求1所述的SiCMOS电容，其特征在于，所述S12过渡层的厚度为l-15nm。6.一种SiCMOS电容的制造方法，其特征在于，所述方法包括: 步骤I，将SiC衬底上的N型SiC延层进行清洗处理，利用原子层淀积的方法，在SiC外延层上淀积一层厚度为lnm-15nm的A...

【专利技术属性】
技术研发人员：贾仁需，闫宏丽，宋庆文，汤晓燕，张玉明，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61