具有热增强型共形屏蔽的半导体封装及相关方法技术

本发明专利技术涉及一种具有热增强型共形屏蔽的半导体封装及相关方法，半导体封装包括衬底、裸片、第一金属层、第二金属层及任选晶种层。封装主体位于所述衬底上且至少部分地包覆所述裸片。所述晶种层设置于所述封装主体上，且所述第一金属层设置于所述晶种层上。所述第二金属层设置于所述第一金属层以及所述衬底的侧向表面上。所述第一金属层及所述第二金属层形成外部金属罩，所述外部金属罩提供散热及电磁干扰(EMI)屏蔽。

【技术实现步骤摘要】

本专利技术实施例涉及半导体封装及相关方法，且更明确地说，涉及。
技术介绍
随着操作速度增加及装置尺寸减小，半导体封装遭遇关于电磁屏蔽及散热两者的问题。明确地说，较高时钟速度造成在不同电平之间较频繁的信号转变，且增加在高频率或短波长下的电磁发射的强度。电磁发射可从一个半导体装置辐射到邻近半导体装置。如果邻近半导体装置的电磁发射具有较高强度，则电磁干扰(EMI)负面地影响半导体装置的操作。如果电子系统具有高密度分布的半导体装置，则所述半导体装置当中的电磁干扰(EMI)变得甚至更严重。半导体装置在正常操作期间会固有地产生热，而过多的热积聚会不利地影响半导体装置的操作且缩短半导体装置的寿命。因此，需要具有增强型散热及屏蔽有效性而不破坏性地影响装置可靠性、安全性、耐久性及成本的半导体封装。
技术实现思路
本专利技术实施例中的一者包含一种半导体封装，所述半导体封装具有衬底，所述衬底具有上表面、与所述上表面相对的下表面、及侧向表面，所述侧向表面邻近于所述衬底的外围且延伸于所述上表面与所述下表面之间。所述封装进一步包含接地部，所述接地部邻设于所述衬底的所述外围。所述封装进一步包含裸片，所述裸片邻设于所述衬底的所述上表面。所述封装进一步包含封装主体，所述封装主体邻设于所述衬底的所述上表面且至少部分地包覆所述裸片。所述封装进一步包含第一金属层，所述第一金属层设置于所述封装主体及所述裸片上方。所述封装进一步包含第二金属层，所述第二金属层设置于所述第一金属层以及所述衬底的所述侧向表面上，且电连接到所述接地部。本专利技术实施例中的另一者包含一种半导体封装，所述半导体封装具有衬底，所述衬底具有上表面、与所述上表面相对的下表面、及侧向表面，所述侧向表面邻近于所述衬底的外围且延伸于所述上表面与所述下表面之间。所述封装进一步包含裸片，所述裸片邻设于所述衬底的所述上表面。所述封装进一步包含封装主体，所述封装主体邻设于所述衬底的所述上表面且至少部分地包覆所述裸片。所述封装进一步包含第一金属层，所述第一金属层设置于所述封装主体及所述裸片上方。所述封装进一步包含第二金属层，所述第二金属层具有设置于所述第一金属层上的顶部分及设置于所述衬底的所述侧向表面上的侧部分。所述第一金属层的厚度大于所述第二金属层的所述顶部分的厚度的至少五倍。本专利技术实施例中的另一者包含一种用于制成半导体封装的方法。所述方法包含提供衬底，所述衬底具有上表面及接地部。所述方法进一步包含邻近于所述衬底的所述上表面设置多个裸片。所述方法进一步包含形成封装主体于所述衬底的所述上表面上以包覆所述裸片。所述方法进一步包含形成晶种层于所述封装主体上。所述方法进一步包含形成第一金属层于所述晶种层上。所述方法进一步包含进行单体化工艺以形成多个封装单元。所述方法进一步包含形成第二金属层于所述封装单元中的每一者的所述第一金属层及所述衬底上以覆盖所述接地部。【附图说明】图1A是根据本专利技术实施例中的一者的半导体封装的剖面图；图1B是图1A的区域A的放大图；图2是根据本专利技术实施例中的另一者的半导体封装的剖面图；图3是根据本专利技术实施例中的另一者的半导体封装的剖面图；图4是表II及表III的热阻的图解；图5至图8为制成图1的半导体封装的工艺中的步骤的剖面侧视图；图9至图11为制成图2的半导体封装的工艺中的步骤的剖面侧视图；以及图12至图14为制成图3的半导体封装的工艺中的步骤的剖面侧视图。【具体实施方式】参看图1A，说明根据本专利技术实施例中的一者的半导体封装I的剖面图。半导体封装I包括衬底10、裸片12、至少一个无源元件14、封装主体16、第一金属层18及第二金属层20。衬底10具有上表面101、下表面102、至少一个侧向表面103、多个上接垫104、多个下接垫105、多个电路层106及至少一个接地部107。下表面102与上表面101相对，且侧向表面103设置于衬底10的外围处且延伸于下表面102与上表面101之间。上接垫104设置于上表面101上，且下接垫105设置于下表面102上。衬底10为多层结构，即，电路层106设置于衬底10内部。接地部107可为延伸于上表面101与下表面102之间的一个或一个以上导电通道(Conductive Via)。或者，接地部107为电路层106的一部分。在此实施例中，接地部107电连接到接地电位且暴露于侧向表面103处以提供接地连接。裸片12及无源元件14附接到衬底10的上表面101上的上接垫104。在此实施例中，裸片12具有作用表面121、背侧表面122及多个凸块123。凸块123设置于作用表面121上且连接到上接垫104。因此，裸片12通过覆晶接合而附接到衬底10的上表面101。然而，在其它实施例中，裸片12可通过例如导线接合而附接到衬底10的上表面101。封装主体16设置于衬底10的上表面101上，以包覆裸片12及无源元件14。封装主体16具有上表面161及至少一个侧表面162。在此实施例中，裸片12的一部分从封装主体16的上表面161暴露，且裸片12的背侧表面122与封装主体16的上表面161实质上共面。另外，封装主体16的侧表面162与衬底10的侧向表面103实质上共面。继续参看图1A,第二金属层20设置于第一金属层18以及衬底10的侧向表面103上。在此实施例中，第二金属层20具有顶部分22及侧部分24，顶部分(Top Portion) 22设置于第一金属层18上，侧部分(Side Portion) 24设置于封装主体16的侧表面162及衬底10的侧向表面103两者上，其中第二金属层20的侧部分24接触接地部107以用于接地连接。因为第二金属层20完全覆盖半导体封装I且经由接地部107而连接到接地电位，所以第二金属层20可提供良好电磁屏蔽。第二金属层20的材料可为例如铜(Cu)、银(Ag)、镍(Ni)、纳米管、钛(Ti)、锌(Zn)、铬(Cr)、不锈钢或其任何组合，且可相同于或不同于第一金属层18的材料。铬、锌及镍用来保护第一金属层18免于生锈，且电磁干扰屏蔽得以进一步增强。第二金属层20可为单层结构或多层结构。顶部分22的厚度Tsl优选地为约4 μ m，且侧部分24的厚度Ts2优选地为约I μ m到2 μ m，因此，顶部分22的厚度Tsl稍微大于侧部分24的厚度Ts2。在此实施例中，第一金属层18的厚度Tfl实质上大于顶部分22的厚度Tsi或侧部分24的厚度Ts2的5倍。如图1A所说明，夕卜围金属(即，第一金属层18及第二金属层20)形成外部金属罩26以覆盖封装主体16及衬底10。外部金属罩26具有设置于封装主体16的上表面161上的顶部分261、设置于封装主体16的侧表面162上的上侧部分(Upper Side Portion) 262，及设置于衬底10的侧向表面103上的下侧部分(Lower Side Portion) 2630在此实施例中，外部金属罩26的顶部分261包括第一金属层18以及第二金属层20的顶部分22,因此，外部金属罩26的顶部分261的厚度Ttjl为厚度Tfl与厚度Tsl的总和。外部金属罩26的上侧部分262及下侧部分263仅包括第二金属层20的侧部分24。因此，上侧部分262的厚度Ttj2实质上等于下侧部分263的厚度Ttj本文档来自技高网...

【技术保护点】
一种半导体封装，其包含：衬底，其具有上表面、与所述上表面相对的下表面及侧向表面，所述侧向表面邻近于所述衬底的外围且延伸于所述上表面与所述下表面之间；接地部，其邻设于所述衬底的所述外围；裸片，其邻设于所述衬底的所述上表面；封装主体，其邻设于所述衬底的所述上表面且至少部分地包覆所述裸片；第一金属层，其设置于所述封装主体及所述裸片上方；以及第二金属层，其设置于所述第一金属层以及所述衬底的所述侧向表面上，且电连接到所述接地部。

【技术特征摘要】
2013.02.27 US 13/779,2491.一种半导体封装，其包含: 衬底，其具有上表面、与所述上表面相对的下表面及侧向表面，所述侧向表面邻 近于所述衬底的外围且延伸于所述上表面与所述下表面之间； 接地部，其邻设于所述衬底的所述外围； 裸片，其邻设于所述衬底的所述上表面； 封装主体，其邻设于所述衬底的所述上表面且至少部分地包覆所述裸片； 第一金属层，其设置于所述封装主体及所述裸片上方；以及 第二金属层，其设置于所述第一金属层以及所述衬底的所述侧向表面上，且电连接到所述接地部。2.根据权利要求1所述的半导体封装，其中所述第一金属层的厚度为ΙΟμπι到.100 μ rn。3.根据权利要求2所述的半导体封装，其中所述第一金属层的所述厚度为30μ m到.60 μ rn。4.根据权利要求1所述的半导体封装，其中所述封装主体具有至少一个侧表面，所述封装主体的所述至少一个侧表面与所述衬底的所述侧向表面共面。5.根据权利要求4所述的半导体封装，其中所述第二金属层覆盖所述封装主体的所述至少一个侧表面。6.根据权利要求1所述的半导体封装，其中所述封装主体具有至少一个侧表面，所述第一金属层具有延伸部分，所述延伸部分设置于所述封装主体的所述至少一个侧表面上且接触所述衬底的所述上表面。7.根据权利要求6所述的半导体封装，其中所述第一金属层的所述延伸部分具有外表面，所述外表面与所述衬底的所述侧向表面共面。8.根据权利要求1所述的半导体封装，其中所述第一金属层的厚度大于所述第二金属层的厚度。9.一种半导体封装，其包含: 衬底，其具有上表面、与所述上表面相对的下表面及侧向表面，所述侧向表面邻 近于所述衬底的外围且延伸于所述上表面与所述下表面之间； 裸片，其邻设于所述衬底的所述上表面； 封装主体，其邻设于所述衬底的所述上表面且至少部分地包覆所述裸片； 第一金属层，其设置于所述封装主体及所述裸片上方；以及 第二金属层，其具有设置于所述第一金属层上的顶部分及设置于所述衬底的所述侧向表面上的侧部分； 其中所述第一金属层的厚度大于所述第二金属层的所述顶部分的厚度的至少五倍。10.根据权利要求9所述的半导体封装，其中所述第一金属层的厚度为30...

【专利技术属性】
技术研发人员：戴晨音，叶勇谊，杨金凤，钟启生，廖国宪，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：中国台湾;71