数字显示器制造技术

一种数字显示器，包括：以行和列布置的像素阵列，每个像素具有可选择的光学状态；以及多个像素电路，每个像素电路与像素阵列的像素关联。每个像素电路包括：图像数据寄存器，存储数字图像数据；耦合至图像数据寄存器的逻辑电路，可操作来从图像数据寄存器选择并读取数字图像数据，并基于数字图像数据和数字逻辑信号生成输出信号；以及像素驱动电路，接收逻辑电路的输出信号，并至少部分地基于输出信号确定所关联的像素的光学状态。其中，图像数据寄存器的输出节点通过选择开关耦合至逻辑电路中的中央节点，并且其中，并行地选择多个图像数据寄存器，输出信号依赖于多个选择的图像数据寄存器的数字图像数据和数字逻辑信号的作用的结果。

【技术实现步骤摘要】
数字显示器本申请是申请日为2008年1月4日、申请号为200880006864.7、专利技术名称为“数字显示器”的专利技术专利申请的分案申请。本专利技术的一些方面是在由美国空军研究实验室授予的合同FA8650-04-M-5443的政府支持下进行的。政府具有本专利技术中的某些权力。相关申请的交叉引用本申请要求2007年1月4日提交的题为“DigitalDisplay”的美国临时专利申请第60/883492号、2007年5月21日提交的题为“DigitalDisplay”的美国临时专利申请第60/939307号、以及2007年1月4日提交的题为“Charge-ControlDriveofFerroelectricLiquidCrystals”的美国临时专利申请第60/883474号的优先权，它们的全部内容通过引用被合并于此。
技术介绍
一些类型的电子显示器要求：在通过标准视频信号来提供输入图像数据时，在显示之前重新格式化（reformat）、重新安排（re-order）、或者重新排序（re-sequence）输入图像数据。示例包括顺序彩色（sequential-color）显示器以及使用某些种类的数字灰度级（grayscale）的、像等离子显示器那样的显示器。重新格式化或转换允许显示器以最简单的方式操作，同时保持与传统视频标准的兼容。然而，数据重新格式化或转换导致：如果要保持视频图像质量，则需要在非常短的时间段内将大量数据传递到显示器。图像数据可能典型地已经存储在显示器外部的帧缓冲器中。将如此大量的数据传递到显示器，具有许多实践上的缺点。高数据速率要求显示器与高I/O管脚数目（pincount）的电子互连，这接着增加显示器系统生产成本。进一步，高数据速率导致不期望的高显示器功率损耗（dissipation）。因此，希望即使在以与当前视频标准的顺序不同的顺序对输入图像数据进行最佳操作的显示器上，也能够显示高质量视频图像，而无需通过转换或重新格式化系统而将大量数据以高速率传递到显示器上。在使用微显示器的许多应用中，增强了关于显示器系统功率消耗、互连尺寸、带宽和成本的这些关注，这是因为：该应用的真正本质经常强调便携性、紧凑性、以及电池寿命。“微显示器”是被放大以供观看的显示器（通过将比微显示大的图像投影到较远或较近距离的屏幕上，或者通过产生利用接近眼睛的显示器观看的虚拟图像），尤其在被实现在利用半导体基板或薄膜的集成电路背板（backplane）上时，更是这样。至今，最为“数字”的显示器（改变数字信号的时间特性的一些变化以便实现由像素显示的灰影的变化的显示器，所述数字信号驱动或控制该像素的光学调制或发光部件（means））要么在每个像素处已经具有最小量的数据存储（例如，1或2比特），要么如果它们每像素利用较大的存储、则仍依赖于该像素外部的数据处理到这样的程度：以致仍需向微显示器并在微显示器上进行高带宽、高功率消耗的数据传送。另一方面，许多专利技术者和工程师已经描述了尚未发现商业应用的、更为复杂的假定微显示器结构，其依赖于如此复杂的像素内电路，以使得所产生的像素将如此大，以使得只有用具有不容许的成本的硅背板才能制造高分辨率的微显示器。动态随机存取存储器（DRAM）仅被有限地用来存储微显示器中的图像数据。其一个原因是：DRAM寄存器仅将它们的数据保持较短的有限时间。由于硅制造工艺中的必然变化导致，时间量依逐个寄存器而有所不同，或者依逐个单元（cell）而有所不同。不能将数据保持在其中超过某个指定保持时间的单元可被考虑为是有缺陷的。由于DRAM存储器要求周期性的刷新，并且由于其将典型地具有大量的非零数目的缺陷单元，因此，迄今这样的存储器结构被考虑为不期望用于存储要显示的图像数据，最为数字的显示器和它们的历史先例之间的另一区别是它们的伽马特性，其是显示器亮度和输入图像值之间的幂定律（power-law）关系的指数（exponent）。阴极射线管（CRT）显示器典型地具有带有2或稍微大一些的伽马值的特性。另一方面，至今的数字显示器已经典型地以基本上等于1的伽马（γ）值为特性。基于众多原因，提供具有与历史显示器的伽马值接近的伽马值的显示器是重要的。首先，标准摄影机继续具有大约0.45的伽马值，确保与所安装的视频显示器的基础部分（base）的兼容性。其次，传统图像和视频记录（无论是模拟的还是数字的）要求具有γ≈2的显示器用于适当重放。再次，在数字的或量化的视频信号和图像呈现（representation）的情况下，表明了具有γ≈2的伽马特性比具有γ≈1的伽马特性更好地匹配人类察觉特性。期望显示器中的、从数值上邻近的输入数据产生的亮度步阶（step）具有恒定的可察觉间距。遗憾的是，对于具有γ≈1的显示器，所察觉的亮度步阶在灰度级的高亮度侧较小，而在低亮度侧较大，这在所显示的场景的暗部分中产生亮度梯度的可察觉的和令人不快的轮廓线。对于具有γ≈2的显示器，所察觉的亮度步阶在灰度级上更接近为相等，并且大大减少了轮廓线。在一些商用数字显示器中，已经利用额外的数据比特补偿了这种不期望的特性。例如，标准8比特输入图像数据可以被映射到γ≈1灰度级的、最接近原始期望的输出值的10比特的值。通常认为用以产生10－12比特/颜色的、每颜色两个到四个额外的灰度级数据比特，在具有伽马特性为1的显示器上提供与在具有伽马特性为2的显示器上显示的8比特/颜色图像大致等效的图像。然而，额外比特的使用增加了形成帧缓冲器所需的数据存储寄存器的数量，并且其增加了将图像数据传送到微显示器上所需的带宽。上面的相关技术的示例以及与其有关的局限意在例示性的，而非排他性的。对于本领域技术人员而言，相关技术的其它局限将在阅读说明书和研究附图时变得明显。
技术实现思路
结合意图是示例性和例示性的而非限制范围的系统、工具和方法，描述并阐述以下实施例及其各方面。在各实施例中，已经减少或消除了上述问题中的一个或多个，而其它实施例针对于其它改进。一种显示器包括：像素阵列，像素可以被驱动为不同光学状态；以及时钟，其生成被用来控制像素阵列中的每个像素的光学状态的信号，其中，改变该信号以便实现不同于1的伽马特性。该显示器可以还包括用于照亮像素阵列的光源，其中，不改变光源的强度（intensity）来实现非1（non-unity）的伽马特性。所实现的伽马特性可以大于1。所实现的伽马特性可以近似为2。所实现的伽马特性可以是可编程的。一种显示器包括：像素阵列，像素可以被驱动为不同光学状态；以及用于照亮像素阵列的光源。该显示器面板提供不同于1的伽马特性，而无需改变光源的强度来实现不同于1的伽马特性。该显示器还包括时钟，其生成被用来控制像素阵列中的每个像素的光学状态以驱动像素的信号，其中，改变该信号以便实现大于1的伽马特性。一种数字显示器包括：像素阵列，每个像素具有可选择的光学状态；以及多个逻辑电路，每个逻辑电路接收一对数字输入并且基于所述数字输入提供输出信号，其中，每个像素的光学状态至少部分基于所述输出信号，其中，每个这样的逻辑电路被多个像素共享，所述多个像素的数目介于1和24之间且包括1和24。数字输入之一可以表示斜坡（ramp）值。数字输入之一可以表示像素值。该数字显示器还可以包括被多于本文档来自技高网...

【技术保护点】
一种数字显示器，包括：以行和列布置的像素阵列，每个像素具有可选择的光学状态；以及多个像素电路，每个像素电路与所述像素阵列的像素关联，每个像素电路包括：图像数据寄存器，所述图像数据寄存器存储数字图像数据；耦合至所述图像数据寄存器的逻辑电路，所述逻辑电路可操作来从所述图像数据寄存器选择并读取所述数字图像数据，并基于所述数字图像数据和数字逻辑信号生成输出信号；以及像素驱动电路，其接收所述逻辑电路的输出信号，并至少部分地基于所述输出信号确定所关联的像素的光学状态；其中，所述图像数据寄存器的输出节点通过选择开关耦合至所述逻辑电路中的中央节点，并且其中，并行地选择多个所述图像数据寄存器，所述输出信号依赖于多个选择的图像数据寄存器的数字图像数据和所述数字逻辑信号的作用的结果。

【技术特征摘要】
2007.01.04 US 60/883,474;2007.01.04 US 60/883,492;1.一种数字显示器，包括：以行和列布置的像素阵列，每个像素具有可选择的光学状态；以及多个像素电路，每个像素电路与所述像素阵列的像素关联，每个像素电路包括：图像数据寄存器，所述图像数据寄存器存储数字图像数据；耦合至所述图像数据寄存器的逻辑电路，所述逻辑电路可操作来从所述图像数据寄存器选择并读取所述数字图像数据，并基于所述数字图像数据和数字逻辑信号生成输出信号；以及像素驱动电路，其接收所述逻辑电路的输出信号，并至少部分地基于所述输出信号确定所关联的像素的光学状态；其中，所述图像数据寄存器的输出节点通过选择开关耦合至所述逻辑电路中的中央节点，并且其中，并行地选择多个所述图像数据寄存器，所述输出信号依赖于多个选择的图像数据寄存器的数字图像数据和所述数字逻辑信号的作用的结果。2.如权利要求1所述的数字显示器，其中，每个像素电路中的图像数据寄存器包括两组数字存储寄存器，并且其中，每组数字存储寄存器存储对于所关联的像素的每个组成颜色的数字灰度值。3.如权利要求2所述的数字显示器，其中，每组数字存储寄存器存储对于所关联的像素的每个组成颜色的8比特数字灰度值。4.如权利要求2所述的数字显示器，其中，通过本地列数据信号将数字图像数据路由至每个像素电路中的每组数字存储寄存器，其中，所述本地列数据信号对于每个像素电路来说是本地的。5.如权利要求1所述的数字显示器，其中，所述图像数据寄存器包括动态存储寄存器。6.如权利要求5所述的数字显示器，其中，每个像素电路包括对于每个动态存储寄存器的感测和刷新电路。7.如权利要求1所述的数字显示器，其中，所述图像数据寄存器将图像数据存储为FET晶体管栅极上的电荷。8.如权利要求1所述的数字显示器，其中，所述数字逻辑信号耦合至并控制所述选择开关。9.如权利要求1所述的数字显示器，还包括列控制电路，其驱动多个全局列数据信号，并且其中，每个像素电路包括将多个全局列数据信号之一可选择地路由至与像素组关联的本地列信号的开关。10.如权利要求1所述的数字显示器，其中，所述逻辑电路从所述图像数据寄存器并行地读取多个数字图像数据比特，并且，由所述逻辑电路同时使用由所述逻辑电路读取的多个数字图像数据比特以确定所述输出信号。11.如权利要求10所述的数字显示器，其中，所述逻辑电路的输出信号依赖于并行读取的多个数字图像数据比特和所述数字逻辑信号的有线NOR功能的结果。12.如权利要求11所述的数字显示器，其中，每个像素驱动电路在所述有线NOR功能的结果为高逻辑状态的情况下，可选择地设置所述像素的光学状态。13.如权利要求1所述的数字显示器，其中，像素电路的图像数据寄存器和逻辑电路用于提供对于所述像素阵列的每个像素的多个...

【专利技术属性】
技术研发人员：马克A汉德希，詹姆斯M达拉斯，珀H拉森，戴维B霍伦贝克，
申请(专利权)人：西铁城精技美优达株式会社，
类型：发明
国别省市：日本;JP