复合器件及开关电源制造技术

本实用新型专利技术提供了一种复合器件及开关电源，该复合器件集成有第一增强型MOS器件和耗尽型MOS器件，包括：第一掺杂类型的外延区；并列形成在所述外延区正面的第一阱区和第二阱区；第一掺杂类型的第一掺杂区，形成于所述第一阱区中；第一增强型MOS器件的栅极；第一掺杂类型的第二掺杂区，形成于所述第二阱区内；第一掺杂类型的沟道区，该沟道区从所述第二阱区的边界延伸至所述第二掺杂区的边界；耗尽型MOS器件的栅极。该开关电源包括上述复合器件。本实用新型专利技术有利于降低工艺复杂度、减小芯片面积和成本，而且可以适用于大功率的应用场景。

【技术实现步骤摘要】
复合器件及开关电源
本技术涉及半导体器件及开关电源技术，尤其涉及一种复合器件及开关电源。
技术介绍
参考图1，图1示出了现有技术中的一种开关电源100，可以适用于AC-DC和LED驱动，该开关电源100包括:开关电源控制装置101、电阻Rl和功率MOS器件102。仍然参考图1，开关电源100在高压启动时，高压端HV通过电阻Rl给开关电源控制装置101的供电端VCC提供启动电流，完成开关电源100的高压启动；在高压启动后，高压端HV又通过电阻Rl给开关电源控制装置101的供电端VCC供电；在工作时，开关电源控制装置101的驱动端DRV驱动高压器件102的栅极G，完成功率器件102的源极S或者高压端HV的功率驱动输出。参考图2，图2示出了图1中的开关电源100内的功率器件102的版图201的示意图，该功率器件102为高压MOS器件。结合图1和图2在高压MOS器件102的版图201上，正面有栅极G的压点和源极S的压点，背面有漏极D的压点，这三个压点可以完成高压MOS器件102的功率驱动输出功倉泛。参考图3，图3示出了图2沿AA’方向的纵向剖面的示意图。如图3所示，以N型器件为例，该高压MOS器件包括:M0S管的N型外延区306，外延区306由电极301引出，形成MOS管的漏极；M0S管的P阱302 ;M0S管的N型掺杂区305 ；MOS管的P型掺杂区309，P阱302、P型掺杂区309以及N型掺杂区305通过电极303短路，形成MOS管的源极；M0S管的栅极304。从器件的整体结构而言，上述P阱302、N型掺杂区305、P型掺杂区309以及栅极304等都形成于元胞部分308，元胞部分308是器件的电流导通区域，元胞部分308为有源区，该功率器件可以由众多元胞部分308重复形成；在元胞部分308的边缘以外具有高压环307，高压环307可以包括多个P型掺杂310，该高压环307可以对应于图2所示的区域207。以上器件的内部结构以及工作原理为公知技术，不再详细描述。结合图1和图3，电极301连接至开关电源100的高压端HV，栅极304连接到开关电源100的驱动端DRV。当栅极304上施加的电压高于阈值电压时，P阱302的表面反型形成沟道，使得MOS管的源极和漏极导通，以进行功率输出。图1所示的方案通过电阻Rl来完成开关电源100的高压启动和给开关电源控制装置101的供电端VCC供电，由于流过电阻Rl的电流一直存在，所以存在启动时间和待机功耗的矛盾，即:如果电阻Rl的电阻值小，则在高压启动时，高压端HV通过电阻Rl给供电端VCC提供的电流大，那么开关电源100的启动时间短，但在高压启动后，由于流过电阻Rl的电流大，则开关电源100的待机功耗高；如果电阻Rl的电阻值大，则在高压启动时，高压端HV通过电阻Rl给供电端VCC提供的电流小，那么开关电源100的启动时间长，而在高压启动后，由于流过电阻Rl的电流小，则开关电源100的待机功耗低。为了兼顾启动时间和待机功耗，在实际应用中电阻Rl —般选在ΜΩ级，但即使这样，在高压端HV的电压值为220VAC时，电阻Rl的功耗也达到十几mW至上百mW。由上，现有技术中的开关电源100通过电阻Rl来完成开关电源100的高压启动和给开关电源控制装置101的供电端VCC供电，无法确保既能减少启动时间，又能降低待机功耗。针对上述问题，现有技术中提出了一种增加耗尽型器件启动的技术方案，如图4所示。在现有开关电源的基础上，图4所示开关电源400增加了高压启动器件403以加快开关电源400的高压启动过程，该高压启动器件403为耗尽型MOS管；高压启动后关闭该高压启动器件403以降低开关电源400的待机功耗，从而提高开关电源400的效率。现有技术中，高压启动器件403作为单独的器件来使用，主要起到高压信号处理和控制的作用。由于高压启动器件403是一个单独器件，因此开关电源400需要一个额外的元器件，从而增加了系统的复杂程度和成本。针对上述问题，中国专利申请CN201210492874.4提出了一种合成的器件结构，把低压部分的开关电源控制部分和高压HVMOS部分以及JFET合成在一起，采用高压BCD的工艺进行实现。但是，该技术方案需要采用高压BCD工艺实现，使得整个芯片的工艺复杂，成本昂贵；而且由于高压BCD工艺中HVMOS器件的功耗限制，使得该技术方案无法适用于大功率的应用场景。
技术实现思路
本技术要解决的问题是提供一种复合器件及开关电源，有利于降低工艺复杂度、减小芯片面积和成本，而且可以适用于大功率的应用场景。为解决上述技术问题，本技术提供了一种复合器件，该复合器件集成有第一增强型MOS器件和耗尽型MOS器件，该复合器件包括:第一掺杂类型的外延区，该外延区作为所述第一增强型MOS器件和耗尽型MOS器件的漏极；并列形成在所述外延区正面的第一阱区和第二阱区，所述第一阱区和第二阱区具有第二掺杂类型，该第二掺杂类型与第一掺杂类型相反；第一掺杂类型的第一掺杂区，形成于所述第一阱区中，该第一掺杂区作为所述第一增强型MOS器件的源极；第一增强型MOS器件的栅极，形成于所述外延区的正面，该第一增强型MOS器件的栅极覆盖所述第一掺杂区的至少一部分并延伸至所述第一阱区以外的外延区上；第一掺杂类型的第二掺杂区，形成于所述第二阱区内，该第二掺杂区作为所述耗尽型MOS器件的源极；第一掺杂类型的沟道区，位于所述第二阱区内，并且该沟道区从所述第二阱区的边界延伸至所述第二掺杂区的边界；耗尽型MOS器件的栅极，形成于所述外延层的正面，该耗尽型MOS器件的栅极覆盖所述沟道区并延伸至所述第二阱区以外的外延区上；其中，所述外延区与第一电极短路，该第一电极形成于所述外延区的背面；所述第一阱区和第一掺杂区经由第二电极短路，所述第二阱区和第二掺杂区经由第三电极短路，该第二电极和第三电极形成于所述外延区的正面。根据本技术的一个实施例，该复合结构还包括用于隔离所述第一增强型MOS器件和耗尽型MOS器件的隔离结构，该隔离结构包括:第二掺杂类型的浮空阱区，与所述第一阱区和第二阱区并列形成于所述外延区的正面，并且所述浮空阱区位于所述第一阱区和第二阱区之间；形成于所述外延区正面的第一栅，该第一栅覆盖所述浮空阱区的至少一部分和所述第一阱区的至少一部分，该第一栅还覆盖所述浮空阱区和第一阱区之间的外延区；形成于所述外延区正面的第二栅，该第二栅覆盖所述浮空阱区的至少一部分和所述第二阱区的至少一部分，该第二栅还覆盖所述浮空阱区和第二阱区之间的外延区；其中，所述第一栅和所述第一阱区短路，所述第二栅和所述第二阱区短路。根据本技术的一个实施例，所述第一栅和所述第一阱区经由所述第二电极短路，所述第二栅和所述第二阱区经由所述第三电极短路。根据本技术的一个实施例，该复合结构还包括用于隔离所述第一增强型MOS器件和耗尽型MOS器件的隔离结构，该隔离结构包括:第二掺杂类型的浮空阱区，与所述第一阱区和第二阱区并列形成于所述外延区的正面，并且所述浮空阱区位于所述第一阱区和第二阱区之间；介质层，形成于所述外延层的正面，该介质层覆盖所述浮空阱区并延伸至所述浮空阱区以外的外延层上。根据本技术的一个实施例，该复合器件还包括用于隔离所述第本文档来自技高网...

【技术保护点】
一种复合器件，其特征在于，该复合器件集成有第一增强型MOS器件和耗尽型MOS器件，该复合器件包括：第一掺杂类型的外延区，该外延区作为所述第一增强型MOS器件和耗尽型MOS器件的漏极；并列形成在所述外延区正面的第一阱区和第二阱区，所述第一阱区和第二阱区具有第二掺杂类型，该第二掺杂类型与第一掺杂类型相反；第一掺杂类型的第一掺杂区，形成于所述第一阱区中，该第一掺杂区作为所述第一增强型MOS器件的源极；第一增强型MOS器件的栅极，形成于所述外延区的正面，该第一增强型MOS器件的栅极覆盖所述第一掺杂区的至少一部分并延伸至所述第一阱区以外的外延区上；第一掺杂类型的第二掺杂区，形成于所述第二阱区内，该第二掺杂区作为所述耗尽型MOS器件的源极；第一掺杂类型的沟道区，位于所述第二阱区内，并且该沟道区从所述第二阱区的边界延伸至所述第二掺杂区的边界；耗尽型MOS器件的栅极，形成于所述外延层的正面，该耗尽型MOS器件的栅极覆盖所述沟道区并延伸至所述第二阱区以外的外延区上；其中，所述外延区与第一电极短路，该第一电极形成于所述外延区的背面；所述第一阱区和第一掺杂区经由第二电极短路，所述第二阱区和第二掺杂区经由第三电极短路，该第二电极和第三电极形成于所述外延区的正面。...

【技术特征摘要】
1.一种复合器件，其特征在于，该复合器件集成有第一增强型MOS器件和耗尽型MOS器件，该复合器件包括: 第一掺杂类型的外延区，该外延区作为所述第一增强型MOS器件和耗尽型MOS器件的漏极； 并列形成在所述外延区正面的第一阱区和第二阱区，所述第一阱区和第二阱区具有第二掺杂类型，该第二掺杂类型与第一掺杂类型相反； 第一掺杂类型的第一掺杂区，形成于所述第一阱区中，该第一掺杂区作为所述第一增强型MOS器件的源极； 第一增强型MOS器件的栅极，形成于所述外延区的正面，该第一增强型MOS器件的栅极覆盖所述第一掺杂区的至少一部分并延伸至所述第一阱区以外的外延区上； 第一掺杂类型的第二掺杂区，形成于所述第二阱区内，该第二掺杂区作为所述耗尽型MOS器件的源极； 第一掺杂类型的沟道区，位于所述第二阱区内，并且该沟道区从所述第二阱区的边界延伸至所述第二掺杂区的边界； 耗尽型MOS器件的栅极，形成于所述外延层的正面，该耗尽型MOS器件的栅极覆盖所述沟道区并延伸至所述第二阱区以外的外延区上； 其中，所述外延区与第一电极短路，该第一电极形成于所述外延区的背面；所述第一阱区和第一掺杂区经由第二电极短路，所述第二阱区和第二掺杂区经由第三电极短路，该第二电极和第三电极形成于所述外延区的正面。2.根据权利要求1所述的复合器件，其特征在于，该复合结构还包括用于隔离所述第一增强型MOS器件和耗尽型MOS器件的隔离结构，该隔离结构包括: 第二掺杂类型的浮空阱区，与所述第一阱区和第二阱区并列形成于所述外延区的正面，并且所述浮空阱区位于所述第一阱区和第二阱区之间； 形成于所述外延区正面的第一栅，该第一栅覆盖所述浮空阱区的至少一部分和所述第一阱区的至少一部分，该第一栅还覆盖所述浮空阱区和第一阱区之间的外延区； 形成于所述外延区正面的第二栅，该第二栅覆盖所述浮空阱区的至少一部分和所述第二阱区的至少一部分，该第二栅还覆盖所述浮空阱区和第二阱区之间的外延区； 其中，所述第一栅和所述第一阱区短路，所述第二栅和所述第二阱区短路。3.根据权利要求2所述的复合器件，其特征在于，所述第一栅和所述第一阱区经由所述第二电极短路，所述第二栅和所述第二阱区经由所述第三电极短路。4.根据权利要求1所述的复合器件，其特征在于，该复合结构还包括用于隔离所述第一增强型MOS器件和耗尽型MOS器件的隔离结构，该隔离结构包括: 第二掺杂类型的浮空阱区，与所述第一阱区和第二阱区并列形成于所述外延区的正面，并且所述浮空阱区位于所述第一阱区和第二阱区之间； 介质层，形成于所述外延层的正面，该介质层覆盖所述浮空阱区并延伸至所述浮空阱区以外的外延层上。5.根据权利要求1所述的复合器件，其特征在于，该复合器件还包括用于隔离所述第一增强型MOS器件和耗尽型MOS器件的隔离结构，该隔离结构包括: 第二掺杂类型的浮空阱区，与所述第一阱区和第二阱区并列形成于所述外延区的正面，并且所述浮空阱区位于所述第一阱区和第二阱区之间； 形成于所述外延区正面的第二栅，该第二栅覆盖所述浮空阱区的至少一部分和所述第二阱区的至少一部分，该第二栅还覆盖所述浮空阱区和第二阱区之间的外延区，所述第二栅和所述第二阱区短路。6....

【专利技术属性】
技术研发人员：张邵华，
申请(专利权)人：杭州士兰微电子股份有限公司，
类型：新型
国别省市：浙江;33