封装半导体器件和封装器件及方法技术

本发明专利技术公开了封装半导体器件和封装器件及方法。在一个实施例中，一种封装半导体器件的方法包括提供第一集成电路管芯，该第一集成电路管芯与包括多个设置在其上的衬底通孔(TSV)的衬底的第一表面相连接。导体球状件与衬底的第二表面上的多个TSV中的每个相连接，第二表面与衬底的第一表面相反。第二集成电路管芯与衬底的第二表面相连接，并且模塑料形成在导体球状件、第二集成电路管芯和衬底的第二表面之上。模塑料被从导体球状件的顶面上去除，并且导体球状件的顶面被形成凹部。在导体球状件的顶面和模塑料上方形成有再分配层(RDL)。

【技术实现步骤摘要】
封装半导体器件和封装器件及方法相关申请的交叉参考本专利技术涉及以下共同待决和共同受让的专利申请，该专利申请的全部公开内容通过引用结合到本文中：2013年1月29日提交的第13/753,204号专利申请“APoPDevice”。
本专利技术涉及半导体领域，更具体地，本专利技术涉及一种封装半导体器件和封装器件及方法。
技术介绍
半导体器件被使用在各种电子应用，诸如，个人计算机、手机、数码相机，以及其他电子设备中。通常通过在半导体衬底上方连续地沉积绝缘或介电层、导电层、以及半导体材料层，并且使用光刻图案化各种材料层从而形成电路部件及其上的元件来制造半导体器件。通常在一个半导体晶圆上制造有数十或数百个集成电路并且通过在两个集成电路之间沿着切割线进行切割来将晶圆上的各个管芯切割成单个的。通常是在例如，多芯片模式下或其他类型的封装方式下分别封装各个管芯。半导体工业通过允许将更多部件集成到给定区域上的最小尺寸的不断减小来持续地改进各个电子部件(例如，晶体管、二极管、电阻器、电容器等)的集成密度。在一些应用中，这些更小的电子部件也需要比原来的封装件占据更少空间的更小的封装件。3DIC和封装件上封装件(PoP)器件是最近的一些设计，其中将多个管芯垂直堆叠在一个封装件中。
技术实现思路
为了解决现有技术中所存在的问题，根据本专利技术的一个方面，提供了一种封装半导体器件的方法，所述方法包括：提供第一集成电路管芯，所述第一集成电路管芯与衬底的第一表面相连接，所述衬底中设置有多个衬底通孔(TSV)；在所述衬底的第二表面上将导体球状件与所述多个TSV中的每一个相连接，所述第二表面相对于所述衬底的所述第一表面；将第二集成电路管芯与所述衬底的所述第二表面相连接；在所述导体球状件、所述第二集成电路管芯和所述衬底的所述第二表面之上形成模塑料；去除所述导体球状件的顶面上方的所述模塑料；使所述导体球状件的顶面凹陷；以及在所述导体球状件的顶面和所述模塑料之上形成再分配层(RDL)。在所述方法中，去除所述导体球状件的顶面上方的所述模塑料进一步包括：去除设置在所述第二集成电路管芯上的导电凸块的顶面之上的所述模塑料。在所述方法中使所述导体球状件的顶面凹陷进一步包括：使设置在所述第二集成电路管芯上的所述导电凸块的顶面凹陷。在所述方法中形成所述RDL包括：将部分所述RDL与设置在所述第二集成电路管芯上的所述导电凸块相连接。在所述方法中使所述导体球状件的顶面凹陷包括：蚀刻所述导体球状件。在所述方法中去除所述模塑料包括：研磨所述模塑料。在所述方法中形成所述RDL包括：将部分所述RDL与所述导体球状件相连接。根据本专利技术的另一方面，提供了一种封装半导体器件的方法，所述方法包括：将第一集成电路管芯附接至载体晶圆，其中，所述第一集成电路管芯与衬底相连接，所述衬底中设置有多个衬底通孔(TSV)，所述衬底包括第一表面和与所述第一表面相对的第二表面，所述第一集成电路与所述衬底的所述第一表面相连接，所述多个TSV从所述衬底的所述第一表面延伸至所述第二表面；在所述衬底的所述第二表面上将第一导体球状件与所述多个TSV中的每一个相连接；将所述第二集成电路管芯与所述衬底的所述第二表面相连接；在所述第一导体球状件、所述第二半导体电路管芯和所述衬底的所述第二表面之上形成模塑料层；研磨所述模塑料层，以暴露出所述第一导体球状件的顶面；使所述第一导体球状件的顶面凹陷；在所述第一导体球状件的顶面和所述模塑料的顶面之上形成再分配层(RDL)；在所述RDL之上形成多个第二导体球状件；以及去除所述载体晶圆。在所述方法中，使所述第一导体球状件的顶面凹陷包括：使所述第一导体球状件的顶面凹陷大约10μm或更小。在所述方法中，研磨所述模塑料层包括：机械研磨所述模塑料层。在所述方法中，研磨所述模塑料层的步骤在所述模塑料层的顶面上和所述第一导体球状件的顶面上留下了残留物。在所述方法中，使所述导体球状件的顶面凹陷包括化学蚀刻工艺，并且所述化学蚀刻工艺将所述残留物从所述模塑料层的顶面和所述第一导体球状件的顶面上去除。在所述方法中，研磨所述模塑料层的步骤暴露设置在所述第二集成电路管芯上的多个导电凸块的顶面，并且形成所述RDL包括：在所述第一导体球状件的顶面、所述模塑料层的顶面和所述多个导电凸块的顶面之上形成第一钝化层；图案化所述第一钝化层，暴露出所述第一导体球状件的顶面和所述多个导电凸块的顶面；在所述第一钝化层、所述第一导体球状件的顶面和所述多个导电凸块的顶面之上形成第一导电材料；图案化所述第一导电材料；在经过图案化的所述第一导电材料和所述第一钝化层之上形成第二钝化层；图案化所述第二钝化层；在经过图案化的所述第二钝化层之上形成第二导电材料；以及图案化所述第二导电材料。在所述方法中，形成所述第一导电材料和图案化所述第一导电材料包括：形成所述RDL的接触件和扇出区域，其中，形成所述第二导电材料和图案化所述第二导电材料包括：形成球下金属化(UBM)结构，并且在所述RDL之上形成所述多个第二导体球状件包括：将所述多个第二导体球状件和所述UBM结构相连接。根据本专利技术的又一方面，提供了一种封装器件，包括：衬底，包括设置在其中的多个衬底通孔(TSV)；导体球状件，与所述多个TSV中的每一个相连接；模塑料层，设置在所述衬底和部分所述导体球状件之上，其中，使所述导体球状件的顶面凹陷为低于所述模塑料层的顶面；以及再分配层(RDL)，设置在所述模塑料层之上，部分所述RDL与所述导体球状件的凹陷顶面相连接。在所述封装器件中，所述导电球状件包括焊料、Cu或Cu核心。根据本专利技术的又一方面，提供了一种封装半导体器件，包括上述封装器件，其中，所述衬底包括第一表面和与所述第一表面相对的第二表面，所述导体球状件与所述第一表面相连接，所述半导体器件包括与所述衬底的所述第一表面相连接的第一集成电路管芯，并且所述第一集成电路管芯的导电凸块与部分所述RDL相连接。在所述封装半导体器件中，所述第一集成电路的所述导电凸块的顶面与所述模塑料层的顶面基本共面。在所述封装半导体器件中，使所述第一集成电路管芯的所述导电凸块凹陷为低于所述模塑料的顶面。在所述封装半导体器件中，进一步包括：与所述衬底的所述第二表面相连接的第二集成电路管芯。附图说明为了更全面地理解实施例及其优势，现将结合附图所进行的描述作为参考，其中：图1至图13是示出了根据一些实施例封装集成电路管芯的方法的截面图；图14和图15示出了图13中所示的封装半导体器件部分的更为详细的截面图；以及图16是流程图，示出了根据一些实施例封装半导体器件的方法。除非另行指出，否则不同附图中的相应的标号和标识涉及的是相应的部分。为了清楚地说明实施例的相关方面而绘制这些附图且不必按照比例绘制。具体实施方式下面，详细讨论本专利技术各实施例的制造和使用。然而，应该理解，本专利技术提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅示出了制造和使用本专利技术的具体方式，而不用于限制本专利技术的范围。本专利技术的一些实施例涉及的是封装半导体器件。在此将描述新式封装方法、封装器件以及封装的半导体器件。图1至图13是示出了根据一些实施例封装集成电路管芯的方法的截面图。首先参考图1，提供给了部分封装的半导体器件100。部分封装的半导体器件100包本文档来自技高网...

【技术保护点】
一种封装半导体器件的方法，所述方法包括：提供第一集成电路管芯，所述第一集成电路管芯与衬底的第一表面相连接，所述衬底中设置有多个衬底通孔(TSV)；在所述衬底的第二表面上将导体球状件与所述多个TSV中的每一个相连接，所述第二表面相对于所述衬底的所述第一表面；将第二集成电路管芯与所述衬底的所述第二表面相连接；在所述导体球状件、所述第二集成电路管芯和所述衬底的所述第二表面之上形成模塑料；去除所述导体球状件的顶面上方的所述模塑料；使所述导体球状件的顶面凹陷；以及在所述导体球状件的顶面和所述模塑料之上形成再分配层(RDL)。

【技术特征摘要】
2013.02.19 US 13/770,9091.一种封装半导体器件的方法，所述方法包括：提供第一集成电路管芯，所述第一集成电路管芯与衬底的第一表面相连接，所述衬底中设置有多个衬底通孔(TSV)；在所述衬底的第二表面上将导体球状件与所述多个衬底通孔中的每一个相连接，所述第二表面相对于所述衬底的所述第一表面；将第二集成电路管芯与所述衬底的所述第二表面相连接；在所述导体球状件、所述第二集成电路管芯和所述衬底的所述第二表面之上形成模塑料；去除所述导体球状件的顶面上方的所述模塑料；使所述导体球状件的顶面凹陷；以及在所述导体球状件的顶面和所述模塑料之上形成再分配层(RDL)。2.根据权利要求1所述的封装半导体器件的方法，其中，去除所述导体球状件的顶面上方的所述模塑料进一步包括：去除设置在所述第二集成电路管芯上的导电凸块的顶面之上的所述模塑料。3.根据权利要求2所述的封装半导体器件的方法，其中，使所述导体球状件的顶面凹陷进一步包括：使设置在所述第二集成电路管芯上的所述导电凸块的顶面凹陷。4.根据权利要求2所述的封装半导体器件的方法，其中，形成所述再分配层包括：将部分所述再分配层与设置在所述第二集成电路管芯上的所述导电凸块相连接。5.根据权利要求1所述的封装半导体器件的方法，其中，使所述导体球状件的顶面凹陷包括：蚀刻所述导体球状件。6.根据权利要求1所述的封装半导体器件的方法，其中，去除所述模塑料包括：研磨所述模塑料。7.根据权利要求1所述的封装半导体器件的方法，其中，形成所述再分配层包括：将部分所述再分配层与所述导体球状件相连接。8.一种封装半导体器件的方法，所述方法包括：将第一集成电路管芯附接至载体晶圆，其中，所述第一集成电路管芯与衬底相连接，所述衬底中设置有多个衬底通孔(TSV)，所述衬底包括第一表面和与所述第一表面相对的第二表面，所述第一集成电路管芯与所述衬底的所述第一表面相连接，所述多个衬底通孔从所述衬底的所述第一表面延伸至所述第二表面；在所述衬底的所述第二表面上将第一导体球状件与所述多个衬底通孔中的每一个相连接；将第二集成电路管芯与所述衬底的所述第二表面相连接；在所述第一导体球状件、所述第二集成电路管芯和所述衬底的所述第二表面之上形成模塑料层；研磨所述模塑料层，以暴露出所述第一导体球状件的顶面；使所述第一导体球状件的顶面凹陷；在所述第一导体球状件的顶面和所述模塑料的顶面之上形成再分配层(RDL)；在所述再分配层之上形成多个第二导体球状件；以及去除所述载体晶圆。9.根据权利要求8所述的封装半导体器件的方法，其中，使所述第一导体球状件的顶面凹陷包括：使所述第一导体球状件的顶面凹陷10μm或更小。10.根据权利要求8所述的封装半导体器件的方法，其中，研磨...

【专利技术属性】
技术研发人员：林俊成，蔡柏豪，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71