CMOS晶体管的形成方法技术

一种CMOS晶体管的形成方法，包括：提供包括第一区域和第二区域的半导体衬底；在第一区域上形成第一栅极结构，在第二区域上形成第二栅极结构；形成覆盖第一栅极结构侧壁的第一掩膜层，形成覆盖第二栅极结构顶部、第二栅极结构侧壁和第二栅极结构两侧第二区域的第二掩膜层；在第一掩膜层两侧的第一区域内形成第一应力层；在第一栅极结构、第一掩膜层、第一应力层和第二掩膜层上形成第三掩膜层；刻蚀第二区域上方的第三掩膜层和第二掩膜层，至剩余位于第二栅极结构侧壁上的第三掩膜层和第二掩膜层；在第三掩膜层两侧的第二区域内形成第二应力层。本发明专利技术所形成CMOS晶体管的性能较佳。

【技术实现步骤摘要】
CMOS晶体管的形成方法
本专利技术涉及半导体制造
，尤其涉及一种CMOS晶体管的形成方法。
技术介绍
互补型金属氧化物半导体（ComplementaryMetal-Oxide-Semiconductor，CMOS）晶体管已成为集成电路中常用的半导体器件。所述CMOS晶体管包括：P型金属氧化物半导体（PMOS）晶体管和N型金属氧化物半导体（NMOS）晶体管。随着半导体器件的元件密度和集成度的提高，PMOS晶体管或NMOS晶体管的栅极尺寸变得比以往更短。然而，PMOS晶体管或NMOS晶体管的栅极尺寸变短会产生短沟道效应，进而产生漏电流，影响CMOS晶体管的电学性能。现有技术主要通过提高晶体管沟道区的应力来提高载流子迁移率，进而提高晶体管的驱动电流，减少晶体管中的漏电流。现有技术中，为了提高PMOS晶体管或NMOS晶体管的沟道区的应力，在PMOS晶体管或NMOS晶体管的源区和漏区形成应力层。其中，PMOS晶体管的应力层的材料为锗硅（SiGe），硅和锗硅之间因晶格失配形成的压应力，从而提高PMOS晶体管的性能；NMOS晶体管的应力层的材料为碳化硅（SiC），硅和碳化硅之间因晶格失配形成的拉应力，从而提高NMOS晶体管的性能。现有工艺在形成包括上述NMOS晶体管和PMOS晶体管的CMOS晶体管时，包括如下步骤：提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域用于形成PMOS晶体管，所述第二区域用于形成NMOS晶体管；在所述第一区域上形成第一栅极结构，并在所述第二区域上形成第二栅极结构；形成覆盖第一栅极结构侧壁、第二栅极结构顶部、第二栅极结构侧壁和第二栅极结构两侧第二区域的第一氮化硅层；以第一氮化硅层和第一栅极结构为掩模，在第一区域内形成锗硅层；通过湿法刻蚀工艺去除所述第一氮化硅层；在第一栅极结构顶部、第一栅极结构侧壁、锗硅层和第二栅极结构侧壁上由下至上依次形成第二氮化硅层和氧化硅层；以所述氧化硅层和第二栅极结构为掩模，在第二区域内形成碳化硅层；通过湿法刻蚀去除所述氧化硅层和第二氮化硅层。上述工艺虽然提高了CMOS晶体管中PMOS晶体管和NMOS晶体管沟道区中载流子的迁移率，但在锗硅层形成后，需通过热磷酸溶液去除第一氮化硅层，而热磷酸溶液还会与锗硅层发生反应，对锗硅层造成损伤。而且，在碳化硅层形成后，需先通过氢氟酸溶液去除氧化硅层，再通过热磷酸溶液去除第二氮化硅层，在第二氮化硅层被完全去除之后，残留的热磷酸溶液继续与暴露出的锗硅层发生反应，进一步对锗硅层造成损伤，影响了所形成PMOS晶体管的性能，所形成的CMOS晶体管性能不稳定。更多形成上述CMOS晶体管的方法请参考公开号为US2011201164A1的美国专利申请。
技术实现思路
本专利技术解决的问题是提供一种CMOS晶体管的形成方法，提高所形成CMOS晶体管的性能。为解决上述问题，本专利技术提供了一种CMOS晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底包括第一区域和第二区域；在所述第一区域上形成第一栅极结构，并在所述第二区域上形成第二栅极结构；形成覆盖所述第一栅极结构侧壁的第一掩膜层，并形成覆盖所述第二栅极结构顶部、第二栅极结构侧壁和第二栅极结构两侧第二区域的第二掩膜层；以所述第一栅极结构、第一掩膜层和第二掩膜层为掩模，在第一掩膜层两侧的第一区域内形成第一应力层；在所述第一栅极结构、第一掩膜层、第一应力层和第二掩膜层上形成第三掩膜层；刻蚀第二区域上方的第三掩膜层和第二掩膜层，至剩余位于第二栅极结构侧壁上的第三掩膜层和第二掩膜层；以第二栅极结构、第二掩膜层和第三掩膜层为掩模，在第三掩膜层两侧的第二区域内形成第二应力层；其中，所述第一掩膜层和第二掩膜层的材料不同，第二掩膜层和第三掩膜层的材料相同。与现有技术相比，本专利技术技术方案具有以下优点：在第一区域上形成第一栅极结构，以及在第二区域上形成第二栅极结构之后，形成覆盖第一栅极结构侧壁的第一掩膜层，并形成覆盖第二栅极结构顶部、第二栅极结构侧壁和第二栅极结构两侧第二区域的第二掩膜层，接着，以第一栅极结构、第一掩膜层和第二掩膜层为掩模，在第一掩膜层两侧的第一区域内形成第一应力层，然后在第一栅极结构、第一掩膜层、第一应力层和第二掩膜层上形成第三掩膜层，并刻蚀第二区域上方的第三掩膜层和第二掩膜层，至剩余位于第二栅极结构侧壁上的第三掩膜层和第二掩膜层，最后，以第二栅极结构、第二掩膜层和第三掩膜层为掩模，在第三掩膜层两侧的第二区域内形成第二应力层。由于在第一应力层形成之后仅需进行一次刻蚀工艺，简化了形成CMOS晶体管的步骤，避免了刻蚀工艺对所形成第一应力层和第二应力层造成损伤，提高了所形成CMOS晶体管的性能。进一步的，所述第一应力层的材料为锗硅，第二应力层的材料为碳化硅，相应的，第一掩膜层的材料为氮化硅，第二掩膜层和第三掩膜层的材料为氧化硅，在第一应力层和第二应力层形成之后，通过氢氟酸溶液去除第二掩膜层和第三掩膜层时，氢氟酸溶液不会对第一应力层和第二应力层造成损伤，第一应力层和第二应力层的形貌较佳，提高了所形成CMOS晶体管的性能。附图说明图1~图12为本专利技术CMOS晶体管的形成方法一个实施例的示意图。具体实施方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其它不同于在此描述的其它方式来实施，因此本专利技术不受下面公开的具体实施例的限制。正如
技术介绍
部分所述，现有工艺在形成CMOS晶体管时包含的刻蚀步骤较多，且所采用的湿法刻蚀易对已形成的锗硅层造成损伤，影响了所形成PMOS晶体管的性能，所形成的CMOS晶体管性能不稳定。针对上述缺陷，本专利技术提供了一种CMOS晶体管的形成方法，先形成覆盖第一栅极结构侧壁的第一掩膜层，以及形成覆盖第二栅极结构顶部、第二栅极结构侧壁和第二栅极结构两侧第二区域的第二掩膜层，再以第一栅极结构、第一掩膜层和第二掩膜层为掩模，在第一区域内形成第一应力层，接着，在第一栅极结构、第一掩膜层、第一应力层和第二掩膜层上形成第三掩膜层，并刻蚀第二区域上方的第三掩膜层和第二掩膜层，至剩余位于第二栅极结构侧壁上的第三掩膜层和第二掩膜层，最后，以第二栅极结构、第二掩膜层和第三掩膜层为掩模，在第二区域内形成第二应力层。本专利技术CMOS晶体管的形成方法减少了第一应力层形成之后进行刻蚀工艺的次数，避免刻蚀工艺对第一应力层和第二应力层造成损伤，提高了所形成CMOS晶体管的性能。下面结合附图进行详细说明。参考图1~图12，通过具体实施例对本专利技术CMOS晶体管的形成方法做进一步说明。参考图1，提供半导体衬底300，所述半导体衬底300包括第一区域300a和第二区域300b，所述第一区域300a和第二区域300b之间还形成有浅沟槽隔离结构302。本实施例中，所述半导体衬底300的材料为单晶硅或者绝缘体上硅；或者还可以包括其它的材料，本专利技术对此不做限制。所述半导体衬底300的第一区域300a用于形成PMOS晶体管，而第二区域300b用于形成NMOS晶体管。本实施例中，所述浅沟槽隔离结构302的材料为氧化硅，所述浅沟槽隔离结构302的形成工艺为本领域技术人员所熟知，在此不作赘述。继续参考本文档来自技高网...

【技术保护点】
一种CMOS晶体管的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底包括第一区域和第二区域；在所述第一区域上形成第一栅极结构，并在所述第二区域上形成第二栅极结构；形成覆盖所述第一栅极结构侧壁的第一掩膜层，并形成覆盖所述第二栅极结构顶部、第二栅极结构侧壁和第二栅极结构两侧第二区域的第二掩膜层，所述第二掩膜层和第一掩膜层的材料不同；以所述第一栅极结构、第一掩膜层和第二掩膜层为掩模，在第一掩膜层两侧的第一区域内形成第一应力层；在所述第一栅极结构、第一掩膜层、第一应力层和第二掩膜层上形成第三掩膜层，所述第三掩膜层和第二掩膜层的材料相同；刻蚀第二区域上方的第三掩膜层和第二掩膜层，至剩余位于第二栅极结构侧壁上的第三掩膜层和第二掩膜层；以第二栅极结构、第二掩膜层和第三掩膜层为掩模，在第三掩膜层两侧的第二区域内形成第二应力层。

【技术特征摘要】
1.一种CMOS晶体管的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底包括第一区域和第二区域；在所述第一区域上形成第一栅极结构，并在所述第二区域上形成第二栅极结构；形成覆盖所述第一栅极结构侧壁的第一掩膜层，并形成覆盖所述第二栅极结构顶部、第二栅极结构侧壁和第二栅极结构两侧第二区域的第二掩膜层，所述第二掩膜层和第一掩膜层的材料不同；以所述第一栅极结构、第一掩膜层和第二掩膜层为掩模，在第一掩膜层两侧的第一区域内形成第一应力层；在所述第一栅极结构、第一掩膜层、第一应力层和第二掩膜层上形成第三掩膜层，所述第三掩膜层和第二掩膜层的材料相同；刻蚀第二区域上方的第三掩膜层和第二掩膜层，至剩余的第三掩膜层和第二掩膜层位于第二栅极结构侧壁上；以第二栅极结构、第二掩膜层和第三掩膜层为掩模，在第三掩膜层两侧的第二区域内形成第二应力层。2.如权利要求1所述的CMOS晶体管的形成方法，其特征在于，刻蚀第二区域上方的第三掩膜层和第二掩膜层的方法为各向异性干法刻蚀。3.如权利要求1所述的CMOS晶体管的形成方法，其特征在于，所述第一应力层的材料为锗硅。4.如权利要求3所述的CMOS晶体管的形成方法，其特征在于，形...

【专利技术属性】
技术研发人员：张海洋，王冬江，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31