高电子迁移率晶体管制造技术

技术编号:10256549 阅读:126 留言:0更新日期:2014-07-25 11:15
本发明专利技术涉及高电子迁移率晶体管(HEMT)内的双层AlGaN供体层和相关的制造方法,该高电子迁移率晶体管被配置为提供低电阻欧姆源极和漏极接触件以降低功率消耗同时在HEMT的沟道内保持二维电子气(2DEG)的高迁移率。双层AlGaN供体层包括AlzGa(1-z)N迁移率提高层和设置在迁移率提高层的上方的AlxGa(1-x)N电阻降低层,其中,欧姆源极和漏极接触件与HEMT连接。GaN沟道层(其中存在2DEG)设置在迁移率提高层的下方以形成HEMT的沟道。

【技术实现步骤摘要】

本专利技术一般地涉及半导体
,更具体地来说,涉及半导体器件及其形成方法。
技术介绍
由于高电子迁移率晶体管(HEMT)相对于诸如绝缘栅双极晶体管和晶闸管的其他功率半导体器件具有高效率,因此在用于高频应用的集成电路中使用高电子迁移率晶体管(HEMT)。HEMT利用具有不同的带隙的两种半导体材料之间的异质结形成器件沟道,来代替金属氧化物半导体场效应晶体管(MOSFET)中的掺杂区。用于形成HEMT内的异质结的两种示例性材料是与未掺杂的窄带隙GaN沟道层连接的掺杂的宽带隙n型AlGaN供体层。随着AlGaN供体的Al浓度的增加,所形成的到达AlGaN供体层的欧姆接触件具有增加的接触电阻。反之,降低AlGaN供体层的浓度改善了接触电阻,但是降低了沟道内的电子迁移率。
技术实现思路
为了解决现有技术中所存在的缺陷,根据本专利技术的一方面,提供了一种高电子迁移率晶体管(HEMT),包括:沟道层,设置在衬底的上方;以及供体层,设置在所述沟道层上,所述供体层包括:AlzGa(1-z)N的迁移率提高层,设置在所述沟道层上,其中,第三摩尔分数z小于约0.4并且大于约0.25;和AlxGa(1-x)N的电阻降低层,设置在所述迁移率提高层的上方,其中,第一摩尔分数x小于约0.15并且大于约0.1。该HEMT还包括:源极欧姆接触件,与所述电阻降低层连接并设置在源极区的上方;以及漏极欧姆接触件,与所述电阻降低层连接并设置在漏极区的上方。该HEMT还包括:隔离层,在所述源极欧姆接触件和所述漏极欧姆接触件之间设置在所述沟道层的上方;以及栅极材料,在沟道区的上方设置在所述隔离层内并且与所述电阻降低层连接。该HEMT还包括设置在所述迁移率提高层的下方的GaN沟道层,在所述沟道层中具有二维电子气。在该HEMT中,所述迁移率提高层包括第一厚度值,所述第一厚度值是所述电阻降低层的第二厚度值的大约两倍。在该HEMT中,所述第一厚度值介于大约20纳米和40纳米之间。在该HEMT中,所述第二厚度值介于大约10纳米和20纳米之间。根据本专利技术的另一方面,提供了一种晶体管,包括:双层AlGaN供体层,进一步包括:AlzGa(1-z)N的迁移率提高层,设置在衬底上方,其中,第三摩尔分数z小于约0.4并且大于约0.25;和AlxGa(1-x)N的电阻降低层,设置在所述迁移率提高层的上方,其中,第一摩尔分数x小于约0.15并且大于约0.1;源极欧姆接触件,与所述电阻降低层连接并设置在源极区的上方;以及漏极欧姆接触件,与所述电阻降低层连接并设置在漏极区的上方。该晶体管还包括在所述源极欧姆接触件和所述漏极欧姆接触件之间设置在所述电阻降低层的上方的隔离层。该晶体管还包括在沟道区的上方设置在所述隔离层内并且与所述电阻降低层连接的栅极材料。在该晶体管中,所述迁移率提高层包括第一厚度值,所述第一厚度值是所述电阻降低层的第二厚度值的大约两倍。该晶体管还包括:所述第一厚度值介于大约20纳米和40纳米之间;以及所述第二厚度值介于大约10纳米和20纳米之间。该晶体管还包括GaN的沟道层,设置在所述迁移率提高层的下方,在所述沟道层中具有二维电子气。该晶体管还包括:AlyGa(1-y)N的热膨胀层,设置在所述沟道层的下方,其中,所述第二摩尔分数y小于约1并且大于约0;以及AlN的缓冲层,设置在所述热膨胀层的下方和Si衬底的上方。根据本专利技术的又一方面,提供了一种形成高电子迁移率晶体管(HEMT)的方法,包括:在衬底的上方外延生长III-V族化合物沟道层;在所述III-V族化合物沟道层上设置AlzGa(1-z)N的迁移率提高层,其中,第三摩尔分数z小于约0.4并且大于约0.25;以及在所述迁移率提高层的上方设置AlxGa(1-x)N的电阻降低层,其中,第一摩尔分数x小于约0.15并且大于约0.1。该方法还包括:在所述HEMT的源极区的上方设置到达所述电阻降低层的源极欧姆金属接触件;以及在所述HEMT的漏极区的上方设置到达所述电阻降低层的漏极欧姆金属接触件;其中,在所述电阻降低层和所述源极欧姆金属接触件之间的第一界面处产生源极隧道结;以及在所述电阻降低层和所述漏极欧姆金属接触件之间的第二界面处产生漏极隧道结。该方法还包括在所述迁移率提高层的下方设置GaN的沟道层。该方法还包括:在所述源极区和所述漏极区之间存在的沟道区的上方设置隔离层;以及在所述沟道区上方的所述隔离层内设置栅极材料并且所述栅极材料与所述电阻降低层接触。在该方法中,所述迁移率提高层包括第一厚度值,所述第一厚度值是所述电阻降低层的第二厚度值的大约两倍。在该方法中,通过金属有机物化学汽相沉积或分子束外延设置所述迁移率提高层或所述电阻降低层。附图说明图1A示出了包括AlxGa(1-x)N供体层的晶体管的截面图。图1B示出在欧姆金属和AlxGa(1-x)N供体层之间所形成的异质结的电子能带结构。图2A示出包括双层AlGaN供体层的晶体管的一些实施例的截面图,该双层AlGaN供体层包括AlzGa(1-z)N迁移率提高层和AlxGa(1-x)N电阻降低层。图2B示出在双层AlGaN供体层和GaN沟道层之间所形成的异质结的电子能带结构的一些实施例。图3A至图3O示出在晶体管内制造双层AlGaN供体层的一些实施例的截面图。图4示出形成双层AlGaN供体层的方法的一些实施例。图5示出形成包括双层AlGaN供体层的HEMT的方法的一些实施例。具体实施方式本文中结合附图进行描述,其中,在通篇描述中,类似的参考标号通常用于指示类似的元件,并且各种结构不必按比例绘制。在以下描述中,为了说明的目的,对许多具体的细节进行阐述以帮助理解。然而,对于本领域普通技术人员来说显而易见的是可以通过比这些具体的细节更低的程度来实践本文中所述的一个或多个方面。在其他实例中,以框图形式示出已知的结构和器件以帮助理解。图1示出包括在源极接触件102A、栅极104A和漏极接触件106A的下方所形成的AlxGa(1-x)N供体层(adonor layer)108A的晶体管100A的截面图。在供体层108A和GaN沟道层112A之间形成异质结110A。由供体层108A所生成的电子扩散进入GaN沟道层112A中以形成高迁移率/高浓度二维电子气(2DEG)114A,从而紧邻异质结110A在沟道层112A内形成器件沟道。AlyGa(1-本文档来自技高网...
高电子迁移率晶体管

【技术保护点】
一种高电子迁移率晶体管(HEMT),包括:沟道层,设置在衬底的上方;以及供体层,设置在所述沟道层上,所述供体层包括:AlzGa(1‑z)N的迁移率提高层,设置在所述沟道层上,其中,第三摩尔分数z小于约0.4并且大于约0.25;和AlxGa(1‑x)N的电阻降低层,设置在所述迁移率提高层的上方,其中,第一摩尔分数x小于约0.15并且大于约0.1。

【技术特征摘要】
2013.01.21 US 13/745,9251.一种高电子迁移率晶体管(HEMT),包括:
沟道层,设置在衬底的上方;以及
供体层,设置在所述沟道层上,所述供体层包括:
AlzGa(1-z)N的迁移率提高层,设置在所述沟道层上,其中,第三
摩尔分数z小于约0.4并且大于约0.25;和
AlxGa(1-x)N的电阻降低层,设置在所述迁移率提高层的上方,其
中,第一摩尔分数x小于约0.15并且大于约0.1。
2.根据权利要求1所述的HEMT,还包括:
源极欧姆接触件,与所述电阻降低层连接并设置在源极区的上方;以

漏极欧姆接触件,与所述电阻降低层连接并设置在漏极区的上方。
3.根据权利要求2所述的HEMT,还包括:
隔离层,在所述源极欧姆接触件和所述漏极欧姆接触件之间设置在所
述沟道层的上方;以及
栅极材料,在沟道区的上方设置在所述隔离层内并且与所述电阻降低
层连接。
4.根据权利要求1所述的HEMT,还包括设置在所述迁移率提高层的
下方的GaN沟道层,在所述沟道层中具有二维电子气。
5.根据权利要求4所述的HEMT,其中,所述迁移率提高层包括第一
厚度值,所述第一厚度值是所述电阻降低层的第二厚度值的大约两倍。
6.根据权利...

【专利技术属性】
技术研发人员:刘柏均喻中一陈祈铭江振豪
申请(专利权)人:台湾积体电路制造股份有限公司
类型:发明
国别省市:中国台湾;71

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1