高电子迁移率晶体管及其形成方法技术

技术编号:10212926 阅读:102 留言:0更新日期:2014-07-12 21:35
一种半导体结构包括第一III-V族化合物层。第二III-V族化合物层设置在第一III-V族化合物层上并且在组成上与第一III-V族化合物层不同。介电钝化层设置在第二III-V族化合物层上。源极部件和漏极部件设置在第二III-V族化合物层上,并且延伸穿过介电钝化层。栅电极在源极部件和漏极部件之间设置在第二III-V族化合物层的上方。栅电极具有外表面。含氧区在栅电极下方至少嵌入的第二III-V族化合物层中。栅极介电层具有第一部分和第二部分。第一部分位于栅电极下方且位于含氧区上。第二部分位于栅电极的外表面的一部分上。本发明专利技术还涉及高电子迁移率晶体管及其形成方法。

【技术实现步骤摘要】
高电子迁移率晶体管及其形成方法
本专利技术大体上涉及半导体结构,更具体而言,涉及高电子迁移率晶体管(HEMT)和形成高电子迁移率晶体管的方法。
技术介绍
在半导体技术中,III族-V族(或III-V族)半导体化合物由于其特性而用于形成各种集成电路器件,诸如大功率场效应晶体管、高频晶体管或者高电子迁移率晶体管(HEMT)。通常与金属氧化物半导体场效应晶体管(MOFET)的情况不同,HEMT是包括介于具有不同带隙的两种材料之间的结(即,异质结)作为沟道代替掺杂区的场效应晶体管。与MOSFET相比,HEMT具有许多引人注目的特性,包括高电子迁移率、传输高频信号的能力等。在应用方面,增强型(E型)HEMT具有许多优点。E型HEMT允许去除负极性电压电源,因此降低了电路的复杂性和成本。尽管具有上述引人注目的特性,但是存在与不断开发的基于III-V族半导体化合物的器件相关的许多挑战。已经实施了针对这些III-V族半导体化合物的结构和材料的各种技术来尝试和进一步改进晶体管器件性能。
技术实现思路
为了解决现有技术中所存在的缺陷,根据本专利技术的一方面,一种高电子迁移率晶体管(HEMT),包括:第一III-V族化合物层;第二III-V族化合物层,设置在所述第一III-V族化合物层上并且在组成上不同于所述第一III-V族化合物层;介电钝化层,设置在所述第二III-V族化合物层上;源极部件和漏极部件,设置在所述第二III-V族化合物层上,并且延伸穿过所述介电钝化层;栅电极,在所述源极部件和所述漏极部件之间设置在所述第二III-V族化合物层的上方,所述栅电极具有外表面;含氧区,在所述栅电极下方至少嵌入所述第二III-V族化合物层;以及栅极介电层,包括第一部分和第二部分,其中,所述第一部分位于所述栅电极下方且位于所述含氧区上,而所述第二部分位于所述栅电极的所述外表面的一部分上。在该HEMT中,所述含氧区嵌入所述第二III-V族化合物层中和所述第一III-V族化合物层的顶部中。在该HEMT中,所述第二III-V族化合物层具有厚度D1,所述含氧区具有厚度D2,并且D2/D1的比值在约0.5至约1.15的范围内。在该HEMT中,所述含氧区包括含有氧和来自所述第二III-V族化合物层的至少一种组分的化合物。在该HEMT中,所述含氧区耗尽紧邻所述第一III-V族化合物层和所述第二III-V族化合物层之间的界面所定位的载流子沟道的一部分。在该HEMT中,所述栅极介电层包括氧化硅、氮化硅、氧化镓、氧化铝、氧化钪、氧化锆、氧化镧或氧化铪。该HEMT还包括位于所述源极部件和所述漏极部件上且位于所述栅极介电层下方的介电保护层。在该HEMT中,所述源极部件和所述漏极部件均不含金(Au)而包含Ti、Co、Ni、W、Pt、Ta、Pd、Mo、TiN或AlCu合金。根据本专利技术的另一方面,提供了一种高电子迁移率晶体管(HEMT),包括:至少一个缓冲层,设置在硅衬底上;第一III-V族化合物层,设置在所述至少一个缓冲层上;第二III-V族化合物层,设置在所述第一III-V族化合物层上并且在组成上不同于所述第一III-V族化合物层;介电钝化层,设置在所述第二III-V族化合物层上,所述介电钝化层具有暴露所述第二III-V族化合物层的一部分的通孔;含氧区,在所述通孔下方至少嵌入所述第二III-V族化合物层的暴露部分中;栅极介电层,设置在所述通孔的内表面和所述含氧区上,并且位于所述介电钝化层的至少一部分的上方;栅电极,设置在所述栅极介电层的一部分上且设置在所述含氧区的上方;以及源极部件和漏极部件,在所述第二III-V族化合物层上设置在所述栅电极的相对侧,所述源极部件和所述漏极部件延伸穿过所述介电钝化层并且与所述第二III-V族化合物层接触。在该HEMT中,所述含氧区嵌入所述第二III-V族化合物层中和所述第一III-V族化合物层的顶部中。在该HEMT中,所述第二III-V族化合物层具有厚度D1,所述含氧区具有厚度D2,并且D2/D1的比值在约0.5至约1.15的范围内。在该HEMT中,所述含氧区的厚度D2在约5nm至约50nm的范围内。该HEMT还包括紧邻所述第一III-V族化合物层和所述第二III-V族化合物层之间的界面所定位的载流子沟道,其中,所述载流子沟道包括位于所述含氧区下方的耗尽区。该HEMT还包括位于所述源极部件和所述漏极部件上且位于所述栅极介电层下方的介电保护层。在该HEMT中,所述介电保护层位于所述源极部件和所述漏极部件上,并且所述栅电极的一部分嵌入所述介电保护层。在该HEMT中,所述源极部件和所述漏极部均延伸穿过所述栅极介电层并且与所述第二III-V族化合物层接触。在该HEMT中,所述源极部件和所述漏极部件均不含有金(Au)而包含Ti、Co、Ni、W、Pt、Ta、Pd、Mo、TiN或AlCu合金。根据本专利技术的又一方面,提供了一种形成高电子迁移率晶体管(HEMT)的方法,所述方法包括:在第一III-V族化合物层上外延生长第二III-V族化合物层;在所述第二III-V族化合物层上沉积介电钝化层;在所述介电钝化层中蚀刻通孔以暴露所述第二III-V族化合物层的一部分;通过所述介电钝化层中的所述通孔氧化所述第二III-V族化合物层的暴露部分;在所述第二III-V族化合物层的被氧化部分上以及在所述介电钝化层的上方沉积栅极介电层;在所述栅极介电层的一部分上以及所氧化的所述第二III-V族化合物层的上方形成栅电极;以及在所述第二III-V族化合物层上形成位于所述栅电极的相对侧上的源极部件和漏极部件。在该方法中,在约250℃至约500℃的温度下,在包含臭氧的环境中实施氧化所述第二III-V族化合物层的所述暴露部分的步骤。在该方法中,在不同的工艺步骤中,在同一加工室中实施氧化所述第二III-V族化合物层的所述暴露部分的步骤和沉积所述栅极介电层的步骤。附图说明根据下面详细的描述和附图可以理解本专利技术的各个方面。应该强调的是,根据工业中的标准实践,对各种部件没有按比例绘制。实际上,为了清楚地讨论,各种部件的尺寸可以被任意增大或缩小。图1是根据本专利技术的至少一个实施例形成具有HEMT的半导体结构的方法的流程图。图2A至图2F是根据图1的方法的一个或多个实施例的处于各个制造阶段的具有HEMT的半导体结构的截面图。图3是根据本专利技术的某些实施例形成具有HEMT的半导体结构的方法的流程图。图4A至图4F是根据图3的方法的一个或多个实施例的处于各个制造阶段的具有HEMT的半导体结构的截面图。具体实施方式下面,详细讨论示例性实施例的制造和使用。然而,应该理解,本专利技术提供了许多可以在各种具体环境中实现的可应用的专利技术构思。所讨论的具体实施例仅是示例性的,而不用于限制本专利技术的范围。根据本专利技术的一个或多个实施例,半导体结构包括高电子迁移率晶体管(HEMT)。HEMT包括在两个不同的半导体材料层(诸如具有不同的带隙的材料层)之间所形成的异质结。在至少一个实施例中,HEMT包括在衬底上所形成的第一III-V族化合物层(也称作沟道层)和在沟道层上所形成的第二III-V族化合物层(也称作供体层(donor-supplylayer))。沟道层和供体层是由元素周期表中的III-V族元素所制成的化合物。然而本文档来自技高网...
高电子迁移率晶体管及其形成方法

【技术保护点】
一种高电子迁移率晶体管(HEMT),包括:第一III‑V族化合物层;第二III‑V族化合物层,设置在所述第一III‑V族化合物层上并且在组成上不同于所述第一III‑V族化合物层;介电钝化层,设置在所述第二III‑V族化合物层上;源极部件和漏极部件,设置在所述第二III‑V族化合物层上,并且延伸穿过所述介电钝化层;栅电极,在所述源极部件和所述漏极部件之间设置在所述第二III‑V族化合物层的上方,所述栅电极具有外表面;含氧区,在所述栅电极下方至少嵌入所述第二III‑V族化合物层;以及栅极介电层,包括第一部分和第二部分,其中,所述第一部分位于所述栅电极下方且位于所述含氧区上,而所述第二部分位于所述栅电极的所述外表面的一部分上。

【技术特征摘要】
2012.12.28 US 13/730,5001.一种高电子迁移率晶体管(HEMT),包括:第一III-V族化合物层;第二III-V族化合物层,设置在所述第一III-V族化合物层上并且在组成上不同于所述第一III-V族化合物层;介电钝化层,设置在所述第二III-V族化合物层上,所述介电钝化物层具有暴露所述第二III-V族化合物层的一部分的开口;源极部件和漏极部件,设置在所述第二III-V族化合物层上,并且延伸穿过所述介电钝化层;栅电极,在所述源极部件和所述漏极部件之间设置在所述第二III-V族化合物层的上方,所述栅电极具有外表面;含氧区,在所述栅电极下方至少嵌入所述第二III-V族化合物层;栅极介电层,位于所述栅电极下方且位于所述含氧区上,其中,所述栅极介电层沿着且接触所述介电钝化物层的开口的侧壁,并且所述栅极介电层位于所述介电钝化层的顶面的上方;以及介电保护层,位于所述栅电极的顶面的上方且沿着所述栅电极的侧壁,所述介电保护层位于所述栅极介电层的上方且与所述栅极介电层接触,其中,所述源极部件和所述漏极部件还延伸穿过所述介电保护层和所述栅极介电层中的每一个。2.根据权利要求1所述的高电子迁移率晶体管,其中,所述含氧区嵌入所述第二III-V族化合物层中和所述第一III-V族化合物层的顶部中。3.根据权利要求1所述的高电子迁移率晶体管,其中,所述第二III-V族化合物层具有厚度D1,所述含氧区具有厚度D2,并且D2/D1的比值在0.5至1.15的范围内。4.根据权利要求1所述的高电子迁移率晶体管,其中,所述含氧区包括含有氧和来自所述第二III-V族化合物层的至少一种组分的化合物。5.根据权利要求1所述的高电子迁移率晶体管,其中,所述含氧区耗尽紧邻所述第一III-V族化合物层和所述第二III-V族化合物层之间的界面所定位的载流子沟道的一部分。6.根据权利要求1所述的高电子迁移率晶体管,其中,所述栅极介电层包括氧化硅、氮化硅、氧化镓、氧化铝、氧化钪、氧化锆、氧化镧或氧化铪。7.根据权利要求1所述的高电子迁移率晶体管,其中,所述源极部件和所述漏极部件均不含金(Au)而包含Ti、Co、Ni、W、Pt、Ta、Pd、Mo、TiN或AlCu合金。8.一种高电子迁移率晶体管(HEMT),包括:至少一个缓冲层,设置在硅衬底上;第一III-V族化合物层,设置在所述至少一个缓冲层上;第二III-V族化合物层,设置在所述第一III-V族化合物层上并且在组成上不同于所述第一III-V族化合物层;介电钝化层,设置在所述第二III-V族化合物层上,所述介电钝化层具有暴露所述第二III-V族化合物层的一部分的通孔;含氧区,在所述通孔下方至少嵌入所述第二III-V族化合物层的暴露部分中;栅极介电层,设置在所述通孔的侧壁上和所述含氧区上,并且位于...

【专利技术属性】
技术研发人员:邱汉钦陈祈铭喻中一蔡嘉雄
申请(专利权)人:台湾积体电路制造股份有限公司
类型:发明
国别省市:中国台湾;71

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1