一种微电子封装，所述微电子封装包括由半导体衬底形成的具有硅通孔的中介层和耦连到所述中介层的一种或多种半导体裸片。在所述中介层的第一侧上所形成的第一信号再分布层将所述一个或多个半导体裸片电耦连到所述硅通孔。第二再分布层在所述中介层的第二侧上形成且电耦连到所述硅通孔。在一些实施例中，模塑复合物连接到所述中介层的边缘表面且配置为增加所述微电子封装的刚性。
【技术实现步骤摘要】
【专利摘要】一种微电子封装，所述微电子封装包括由半导体衬底形成的具有硅通孔的中介层和耦连到所述中介层的一种或多种半导体裸片。在所述中介层的第一侧上所形成的第一信号再分布层将所述一个或多个半导体裸片电耦连到所述硅通孔。第二再分布层在所述中介层的第二侧上形成且电耦连到所述硅通孔。在一些实施例中，模塑复合物连接到所述中介层的边缘表面且配置为增加所述微电子封装的刚性。【专利说明】使用具有硅通孔的中介层衬底的芯片封装
本专利技术的实施例概括地说涉及的是集成电路芯片封装，更具体地，涉及的是使用具有娃通孔的中介层(interposer)衬底的芯片封装。
技术介绍
在集成电路(IC)芯片的封装中，通常理想的是最小化将IC芯片包在其中的封装组装(assembly)或“芯片封装”的尺寸和厚度。在移动计算设备中，诸如智能手机、膝上型计算机、电平板电脑(electronic tablet)等,最小化IC封装的厚度是特别理想的,从而使这些移动设备能够进一步减小尺寸和重量。例如，IC芯片可以安装在可以是100微米薄的中介层衬底上，而不是安装在具有近似I或大于I毫米厚度的常规封装衬底上。然而，当中介层衬底用作芯片封装的一部分时，特别是在回流焊工艺中，易于发生很明显的翘曲(warpage)。在制造芯片封装期间，所述中介层衬底的翘曲会降低收益并且导致较差的封装可靠性，这二者都是非常不利的。因此，本领域需要具有降低的厚度的IC封装。
技术实现思路
本专利技术的一个实施例阐述了具有中介层的微电子封装，所述中介层由半导体衬底形成且包含硅通孔。一个或多个半导体裸片(die)耦连到所述中介层，且在所述中介层的第一侧所形成的第一再分布层(redistribution layer)将一个或多个半导体裸片稱连到所述硅通孔。此外，第二再分布层在所述中介层的第二侧形成，并电耦连到所述硅通孔。在一些实施例中，模塑复合物(mold compound)连接到所述中介层的边缘表面,并配置为增加所述微电子封装的刚性。上述实施例的一个优势是，微电子封装的厚度可以显著地减小，不存在所述微电子封装中的部件的不希望的翘曲的危害。进一步的优势是，使用模塑复合物代替底部填充材料类来保护IC芯片和中介层间的电连接，减少了所述微电子封装的总占位面积(footprint)。这是因为所述模塑复合物可以使安装到所述中介层的无源部件的位置非常接近于同样安装在所述中介层上的IC芯片。【专利附图】【附图说明】因此，可以详细地理解本专利技术的上述特征，并且可以参考实施例得到对如上面所简要概括的本专利技术更具体的描述，其中一些实施例在附图中示出。然而，应当注意的是，附图仅示出了本专利技术的典型实施例，因此不应被认为是对其范围的限制，本专利技术可以具有其它等效的实施例。图1是根据本专利技术的一个实施例所布置的微电子封装的示意的横断面视图。图2是根据本专利技术的一个实施例所布置的微电子封装的示意的横断面视图。图3是根据本专利技术的一个实施例所布置的微电子封装的示意的横断面视图。图4是根据本专利技术的一个实施例所布置的微电子封装的示意的横断面视图。图5是根据本专利技术的另一个实施例所布置的微电子封装的示意的横断面视图。图6是根据本专利技术的另一个实施例所布置的微电子封装的示意的横断面视图。图7示出了在其中可以实现本专利技术的一个或多个实施例的计算设备。为了清楚起见，在适用的情况下，同样的附图标记已用于指代附图之间的共有的相同的元件。可以预期的是，一个实施例的特征可以被并入到其它实施例中，而不需要进一步的陈述。【具体实施方式】图1是根据本专利技术的一个实施例所布置的微电子封装100的示意的横断面视图。微电子封装100包括集成电路(IC)芯片101、102和103，中介层120、封装衬底130和模塑刚性件(stiffener) 140。微电子封装100配置为将IC芯片101、102和103以及安装在中介层120上的任何其它逻辑或存储器IC电或机械连接到印刷电路板或在微电子封装100之外的其它安装衬底(未示出)。此外，微电子封装100使IC芯片101、102和103免受周围环境的湿气和其它污染，并将其上的机械冲击和应力最小化。为了清除起见，IC系统100的一些元件在图2中省略了，诸如用于封装IC芯片101、102和103的任何覆层(over-molding)、散热器等。IC芯片101、102和103每个都是半导体芯片，诸如中央处理单元(CPU)、图形处理单元(GPU)、应用处理器和其它逻辑设备、存储器芯片、全球定位系统(GPS)芯片、射频(RF)收发器芯片、W1-Fi芯片、片上系统(system-on-chip)或适合在中介层120上安装的任意半导体芯片。因此，IC芯片101、102和103可以包括可以得益于在单个微电子封装中被组装到一起的任意IC芯片。在一些实施例中，IC芯片102是逻辑芯片，诸如CPU或GPU，而IC芯片101和103是与IC芯片102相关联的存储器芯片。IC芯片101、102和103安装在中介层120上,且可以利用焊料微焊点(solder microbumps)或任意其它技术上可行的方法被安装到中介层衬底130。底部填充材料129可以用于保护IC芯片101、102和103和中介层120之间的电连接。如所示的，利用在中介层120上的再分布层(RDU121中形成的互连(interconnects)，IC芯片101、102和103彼此电耦连。RDL121的互连配置为使IC芯片101、102和103彼此电耦连并与硅通孔122耦连，所述互连在中介层120中形成，在下文中将对其进行描述。RDL121通常包括接地、电源(power)连接和到每个IC芯片101、102和103的信号连接，且可以利用本领域已知的各种沉积、图案化(patterning)和蚀刻技术在中介层120上形成。中介层120包括中间层或提供IC芯片101、102和103、安装在中介层120上的任意其它半导体芯片和封装衬底130之间的电连接的结构。在一些实施例中，中介层120由诸如晶圆等半导体衬底形成，因此比常规的封装衬底薄很多。例如，中介层120可以具有80微米或更薄的厚度127，而常规的封装衬底的厚度近似为I毫米或大于I毫米。IC芯片101、102和103和封装衬底130之间的电连接配置为促进IC芯片101、102和103和封装衬底130之间的信号高速传播。这样的电连接包括RDL121的互连和硅通孔122。RDL121通常利用晶圆级的沉积、形成图案和蚀刻工艺在中介层120的表面123上形成，即，这些工艺在完整的半导体晶圆和其它衬底上实施。以这种方法，用于多个微电子封装的RDL在完整的半导体衬底上同时地形成，且所述半导体衬底随后单一化成单独的中介层元件，诸如具有已经在其上形成的RDL121的中介层120。硅通孔122是通过中介层120形成的“微通孔”，并可用诸如焊料等导电材料等使其凸起(bumped)，用于直接制造到IC芯片101,102和103和/或到RDL121的互连的电连接。RDL121和硅通孔122有效地提供IC芯片101、102和103到封装衬底130之间的非常短的电连接。封装衬底130是刚性且热绝缘的衬底，中介层120安装在封装衬底130上，并提供具有结构本文档来自技高网...
【技术保护点】
一种微电子封装，包括：中介层，所述中介层由半导体衬底形成且包括多个硅通孔；半导体裸片，所述半导体裸片耦连到所述中介层的第一表面；和模塑复合物，所述模塑复合物连接到所述中介层的边缘表面且配置为增加所述微电子封装的刚性。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：泽圭姜，
申请(专利权)人：辉达公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。