描述了允许经由直接芯片附连（DCA）在微电子管芯和主板之间的高密度和低密度互连的实施例。在一些实施例中，微电子管芯具有高密度互连和低密度连接区域，高密度互连具有沿一个边缘定位的小凸点间距，低密度连接区域具有位于所述管芯的其它区域中的较大的凸点间距。管芯之间的高密度互连区域利用互连桥来互连，该互连桥由能够支持在其上制造高密度互连的材料制成，诸如硅。低密度互连区域用于利用DCA将经互连的管芯直接附连到板。当利用互连桥互连管芯时，高密度互连可利用当前的受控塌陷芯片连接(C4)间距，同时允许电路板上更大的间距。
【技术实现步骤摘要】
【专利摘要】描述了允许经由直接芯片附连（DCA）在微电子管芯和主板之间的高密度和低密度互连的实施例。在一些实施例中，微电子管芯具有高密度互连和低密度连接区域，高密度互连具有沿一个边缘定位的小凸点间距，低密度连接区域具有位于所述管芯的其它区域中的较大的凸点间距。管芯之间的高密度互连区域利用互连桥来互连，该互连桥由能够支持在其上制造高密度互连的材料制成，诸如硅。低密度互连区域用于利用DCA将经互连的管芯直接附连到板。当利用互连桥互连管芯时，高密度互连可利用当前的受控塌陷芯片连接(C4)间距，同时允许电路板上更大的间距。【专利说明】
实施例涉及集成电路(IC)管芯、管芯封装及相关联的方法。更具体地，实施例涉及使用诸如硅桥之类的互连桥以高密度互连使管芯互连。
技术介绍
板上的直接芯片附连(DCA)是一种概念，它可通过去除封装而允许显著的成本节省。然而，板设计规则还未与受控塌陷芯片连接(C4)凸点间距相同速率地缩放。因此，为了使用DCA，芯片管芯的凸点间距需要足够大，以适应板设计规则，并且该尺寸的凸点间距应比当前技术允许管芯的尺寸大很多。这限制了可利用DCA制造的互连的数量。只要管芯的凸点间距足够大以适应板焊垫尺寸和线/间隔规则，则DCA仍然是有吸引力的解决方案。然而，在片上系统(SOC)区域中以及在其它高密度互连应用中，由于当代SOC管芯的C4凸点间距缩放与板焊垫尺寸和线/间隔规则之间的不匹配，还应考虑DCA。附图简述图1示出根据一些实施例的微电子管芯。图2示出根据一些实施例的互连微电子管芯以及安装经互连的微电子管芯的过程；以及图3示出根据一些实施例的在电路板中形成凹入以容纳桥的过程。详细描述以下的描述和附图充分地示出了具体实施例以使本领域中的技术人员能够实施它们。其它的实施例可结合结构、逻辑、电、进程和其它改变。某些实施例的部分和特征可被包括在其它实施例的部分和特征中、或代替其它实施例的部分和特征。在权利要求中陈述的实施例包括这些权利要求的所有可用的等效技术方案。图1示出根据一些实施例的微电子管芯。所示的实施例允许在DCA类型情况下管芯之间的密集互连，但仍适应板焊垫尺寸和线/间隔规则。图1示出两个管芯100和102以及适用于互连这两个管芯的互连桥104。例如，这样的桥可以是硅桥。在一些实施例中，诸如管芯100之类的一个管芯可以是处理器管芯，诸如S0C、中央处理单元(CPU)、数字信号处理器(DSP)、图形处理单元(GPU)、高级处理单元(APU)或其它类型的处理器。管芯100具有高密度互连106。高密度互连106具有小凸点间距，以允许在小面积中的大量连接。在一个示例中，凸点间距从约30 μ m至约90 μ m。高密度互连可用于将管芯100连接到另一个管芯，其中大量连接将是有利的。一个示例是:管芯100是SOC且通过高密度互连106连接到存储器管芯。管芯100可包含在管芯的不同部分周围展开的其它连接区域。在所示的实施例中，管芯100具有在管芯的其余侧周围的连接区域108以及位于更中心位置的连接区域110。连接区域108的凸点间距和连接区域110的凸点间距允许管芯100至电路板的DCA。这样，设计连接区域108的凸点间距和连接区域110的凸点间距的尺寸，以适应板的焊垫尺寸和线/间隔规则。取决于实施例，连接区域108的凸点间距可与连接区域110的凸点间距相同或不同。这将导致连接区域108和连接区域110的凸点间距大于高密度互连106的凸点间距。当前的设计规则允许高密度互连(HDI)类型的板的间距不比约60 μ m至约75 μ m更紧密。当管芯100是处理器管芯(诸如SOC管芯)时，相邻一侧定位的高密度互连106可安置存储器连接。可将其它输入/输出连接包含在与剩余的三侧相邻的连接区域108中。最后，可在不影响性能的情况下，(相对)稀疏地填充功率连接。因此，功率连接可更加靠近中心地定位在连接区域110中。作为附加或替换，可根据需要将一些功率连接交织在其它区域中。在该示例中，连接区域108的凸点间距可与连接区域110的凸点间距相同或不同。管芯102可以是存储器管芯或一些其它类型的管芯，该管芯102也可具有高密度互连112。高密度互连112具有小凸点间距，以允许在小面积中的大量连接。在一个示例中，凸点间距从约30 μ m至约90 μ mo高密度互连112的凸点间距可匹配高密度互连106的凸点间距。管芯102也可具有连接区域114。在一个示例中，管芯102是存储器管芯，且连接区域114包含用于管芯的功率连接。可设计连接区域114的凸点间距的尺寸，以适应管芯102至电路板(诸如HDI类型的板)的DCA。这样，连接区域114的凸点间距将不会比利用当前焊垫和线/间隔规则的约60 μ m至约75 μ m更加紧密。互连桥104是设计成将管芯100和管芯102互连的管芯。为了做到这一点，互连桥104具有两个高密度互连116和118。设计高密度互连116的凸点间距的尺寸以匹配高密度互连106的凸点间距，且设计高密度互连118的凸点间距的尺寸以匹配高密度互连112的凸点间距。通常，高密度互连116的凸点间距将匹配高密度互连118的凸点间距，但可使用不同的凸点间距。图2示出根据一些实施例的互连微电子管芯以及安装经互连的微电子管芯的过程。在图2中，该过程以互连桥(例如硅桥)200的制造开始。诸如图1的桥104之类的桥在其端部具有高密度互连以互连管芯，并且制造两个高密度互连之间的适当互连，用于要连接的管芯。高密度互连具有连接焊垫(或凸点)204，其具有凸点间距206。如上所述，取决于具体实施例，高密度互连的凸点间距可以相同或者不同。如图2所示，在制造过程中，诸如焊垫上的焊料之类的连接机构可设置有较高温度的焊料202 (与224相比较高)。一旦制造了互连桥200，可将其用于互连其它管芯。在图2中，这种转变由箭头208示出。在图2的具体示例中，可将互连桥200用于互连管芯214和管芯216。管芯214和管芯216具有高密度互连，该高密度互连被定位成使得高密度互连之间的距离可在它们被正确定向时通过互连桥100而桥接。具体地，在图2中，高密度互连被定位成与管芯的边缘相邻，如224和226所示。设计高密度互连的凸点间距的尺寸以匹配互连桥200的相应高密度互连。因为先前已经利用覆盖互连桥200的高密度互连的连接焊垫的高温焊料202制造互连桥200，所以一般没有必要向管芯的高密度互连提供高温焊料，尽管这仅仅是一个示例。管芯214和管芯216还具有携带连接焊垫222和凸点间距212的连接区。在管芯214和管芯216的制造期间(或作为单独过程的一部分)，连接焊垫222也可设置有焊料220。如下所解释地，适当地设计凸点间距212的尺寸以便附连至电路板。尽管图2示出管芯214和管芯216的所有连接区具有相同的凸点间距，然而这仅仅是一个示例，且管芯内的不同连接区或管芯之间的不同连接区可具有不同的凸点间距。管芯214和管芯216可被放置在载体218中，并且被定向成使得它们的高密度互连彼此面对地定位。互连桥200被翻转并通过诸如热压接合、焊料回流等接合工艺附连至管芯214和216。这由箭头210示出。在管芯214和管芯216通过互连桥200互连之本文档来自技高网...
【技术保护点】
一种系统，包括：第一管芯，具有第一管芯边缘和第一管芯表面，所述第一管芯包括：在所述第一管芯表面上与所述第一管芯边缘相邻定位的第一管芯高密度互连，所述第一管芯高密度互连具有第一凸点间距；以及定位在所述第一管芯表面上的第一管芯连接区域，所述第一管芯连接区域具有第二凸点间距；以及第二管芯，具有第二管芯边缘和第二管芯表面，所述第二管芯包括：在所述第二管芯表面上与所述第二管芯边缘相邻定位的第二管芯高密度互连，所述第二管芯高密度互连具有所述第一凸点间距；以及定位在所述第二管芯表面上的第二管芯连接区域，所述第二管芯连接区域具有第三凸点间距；以及桥，所述桥具有多个高密度互连，所述多个高密度互连具有所述第一凸点间距，所述多个高密度互连之一连接到所述第一管芯高密度互连，且所述多个高密度互连中的另一个连接到所述第二管芯高密度互连。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：M·K·洛伊，M·J·曼努沙洛，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。