一种提升频率特性的赝配高电子迁移率晶体管及制作方法技术

技术编号:10145457 阅读:234 留言:0更新日期:2014-06-30 15:33
本发明专利技术是一种赝配高电子迁移率晶体管的制作方法,本发明专利技术是在普通的双凹槽工艺的基础上进行的,利用介质层(11)将空洞层(15)隔成两个区域,再利用介质层(14)将被隔成的两个空洞区域都封闭,最后利用干法的各向异性刻蚀将介质层(14)刻蚀,但仍然剩余部分的介质层(14)将空洞区域封闭。制作方法,利用MBE的方法形成InGaAs/AlGaAs/GaAs异质结材料,利用干法及湿法形成凹槽,利用等离子体增强化学汽相、蒸发方法形成介质层,制成双凹槽砷化镓赝配高电子迁移率晶体管。优点:减小栅寄生电容,提高器件的频率特性。

【技术实现步骤摘要】
一种提升频率特性的赝配高电子迁移率晶体管的制作方法
本专利技术涉及的是一种提升频率特性的赝配高电子迁移率晶体管的制作方法,具体地说是一种砷化镓铟/砷化镓铝/砷化镓赝配高电子迁移率晶体管及其制造方法,属于半导体

技术介绍
随着科技的发展,各种微波应用系统迫切需要适用于高频率特性的电子器件,基于化合物半导体的电子器件在微波系统中发挥着不可替代的作用。Triquint公司应用0.35μm光刻机,通过介质生长的“侧墙技术”缩小栅脚尺寸,从而制作出低成本的8mm毫米波段应用器件。但是要进一步提升器件的频率特性,就需要在此基础上进一步降低寄生电容。
技术实现思路
本专利技术提出的是一种提升频率特性的赝配高电子迁移率晶体管的制作方法,其目的旨在克服现有技术所存在的上述缺陷,大幅度的提高器件的频率特性。本专利技术的技术解决方案是:赝配高电子迁移率晶体管,其结构是缓冲层位于衬底和InGaAs沟道层之间,低掺杂砷化镓层在InGaAs沟道层及AlGaAs势垒层上;高掺杂砷化镓层在低掺杂砷化镓层上;高掺杂砷化镓层上的源电极和与源电极间有漏电极;源电极和漏电极之间去除高掺杂砷化镓层提供A凹槽;该A凹槽及高掺杂砷化镓层表面提供介A介质层、B介质层、C介质层、D介质层、E介质层;在A凹槽中去除低掺杂砷化镓层以提供B凹槽;栅电极金属位于E介质层及B凹槽上。其制作方法,包括以下工艺步骤:1)在衬底1上采用MBE和/或者任何其他合适的方法依次形成缓冲层2及势垒层3、低掺杂砷化镓层4、高掺杂砷化镓层5;2)在高掺杂砷化镓层5上形成第一欧姆接触区作为源电极6;3)在高掺杂砷化镓层5上形成第二欧姆接触区作为漏电极7;4)在源电极6和漏电极7之间利用干法或者湿法刻蚀的方法去除高掺杂砷化镓层5形成一A凹槽8;5)A介质层9、B介质层10、C介质层11、D介质层12和E介质层13是依次层叠淀积形成在源电极6与漏电极7之间的表面,A介质层9、B介质层10、D介质层12、E介质层13的淀积方法包括等离子体增强化学汽相淀积PECVD、电子束蒸发;6)通过生长多层介质层,在干法刻蚀栅脚介质工艺时中间的疏松介质层自动形成合适的侧蚀量;疏松介质层分两层生长,与单层疏松介质层比较,在同样的空洞大小尺寸下,两层疏松介质能通过生长介质层将空洞封闭,防止栅制作工艺的不稳定,利用干法刻蚀形成介质窗口及空洞15,空洞15形成在疏松B介质层10和疏松D介质层12上,致密C介质层11起到了隔离板的作用,为了将空洞15的尺寸扩大,利用湿法刻蚀B介质层10、D介质层12;7)淀积F介质层14,F介质层14缩小介质窗口的尺寸、F介质层14封闭空洞15的外边缘,F介质层14的淀积方法为离子体增强化学汽相淀积PECVD;8)利用干法刻蚀F介质层14,介质窗口位置的F介质层14刻蚀至A凹槽8表面,刻蚀后F介质层14后,空洞15仍然被封闭;9)湿法刻蚀介质窗口处的低掺杂砷化镓层4,形成B凹槽16;10)选择电子束蒸发T型栅电极金属17,T型栅电极金属17的栅帽下端形成真空空洞。本专利技术的优点:通过生长多层介质层,在干法刻蚀栅脚介质工艺时中间的疏松介质层自动形成合适的侧蚀量;疏松介质层分两层生长,与单层疏松介质层比较,在同样的空洞大小尺寸下,两层疏松介质能通过生长介质层将空洞封闭,防止栅制作工艺的不稳定。侧墙介质层的生长缩小了栅脚的尺寸,极大的降低光刻小栅脚尺寸的成本,同时T型栅栅帽的下端形成一定的真空空洞,因此T型栅的寄生电容大大的减小,大幅度的提高器件的频率特性。附图说明图1A是普通双凹槽砷化镓PHEMT的剖面图。图1B是A器件31,是单层疏松介质时,未经过栅脚线宽缩小流程的双凹槽砷化镓PHEMT剖面图。图1C是B器件32,是在A器件31的基础上,通过淀积介质缩小栅脚尺寸的剖面,空洞15的边缘未能封闭,存在工艺隐患。图1D是器件33,是在器件32的基础上,通过生长两层疏松介质,缩小栅脚线宽、保证空洞尺寸大小,并且封闭了空洞15,保证器件无工艺隐患。图2A是利用掩膜将第一次凹槽的位置裸露的剖面图。图2B是将图2A中裸露的位置刻蚀去除到一定程度的剖面图。图2C是2A、2B中去除A掩膜41后淀积多层介质层的剖面图。图2D是利用掩膜将特定位置的介质裸露的剖面图。图2E是利用干法刻蚀去除特定位置的介质的剖面图。图2F是去除B掩膜42,并生长F介质层14的剖面图。图2G是刻蚀F介质层14后的剖面图。图2H是利用掩膜将特定位置裸露的剖面图。图2I是利用湿法刻蚀形成第二次凹槽的剖面图。图2J是淀积了栅金属的剖面图。图2K是去除C掩膜43的剖面图。图中的1是衬底、2是缓冲层、3是AlGaAs势垒层、4是低掺杂砷化镓层、5是高掺杂砷化镓层、6是源电极、7是漏电极、8是A凹槽、9是A介质层、10是B介质层、11是C介质层、12是D介质层、13是E介质层、14是F介质层、15是空洞、16是B凹槽、17是栅电极金属,41是A掩模、42是B掩模、43是C掩模,31是A器件、32是B器件、33是C器件。具体实施方式一个C器件33的实施例,如图1D所示,赝配高电子迁移率晶体管,其结构是缓冲层2位于衬底1和沟道层之间,低掺杂砷化镓层4在InGaAs沟道层及AlGaAs势垒层3上;高掺杂砷化镓层5在低掺杂砷化镓层4上;高掺杂砷化镓层5上的源电极6和与源电极6间有漏电极7;源电极6和漏电极7之间去除高掺杂砷化镓层5提供A凹槽8;该A凹槽8及高掺杂砷化镓层5表面提供A介质层9、B介质层10、C介质层11、D介质层12、E介质层13;在A凹槽8中去除低掺杂砷化镓层4以提供B凹槽16;栅电极金属17位于E介质层13及B凹槽16上。所述的InGaAs沟道层及AlGaAs势垒层3为砷化镓铟及砷化镓铝材料,砷化镓铟及砷化镓铝分别是由于它们相对于砷化镓的高电子迁移率及高势垒而被选为沟道层及势垒层的材料,一般地,砷化镓铟中铟的含量越高,其电子迁移率则越高,砷化镓铝的势垒同样随铝含量的增加而提高。但是,因为和砷化镓材料晶格匹配的需要,InGaAs沟道层中铟的组分最好在0.2~0.35之间,而InGaAs势垒层中铝的组分也不能超过0.34;InGaAs沟道层厚度为5纳米到20纳米,InGaAs势垒层厚度为20纳米左右,有时候为了提升器件的频率特性,可适当的降低它们的厚度。低掺杂砷化镓层4是为了调节栅电极及漏电极的之间的电场大小及分布,具体作用可参考相关文献。高掺杂砷化镓帽层5用于制作源漏电极,为了获得良好的欧姆接触电阻,其掺杂浓度为5×1018cm-3以上。所述的A介质层9、B介质层10、C介质层11、D介质层12、E介质层13上各开有介质窗口,且B介质层10、D介质层12上形成空洞15。在帽层5上提供欧姆接触电极作为源电极6,欧姆接触电极作为漏电极7,源电极6和漏电极7可以是AuGeNi或者任何其它可与帽层形成欧姆接触的合适的材料,源电极6和漏电极7上的金属优选的采用电子束蒸发形成,并在400oC的高温下快速退火50s左右,在快速退火过程中需氮气(N2)或者任何其它合适的惰性气体保护源电极6和漏电极7的金属不被氧化。如前所述,源电极6和漏电极7的间距一般为1.5微米到4微米。制作方法在源欧姆接触电极和漏欧姆接触电极之间的帽层层上制作A凹本文档来自技高网...
一种<a href="http://www.xjishu.com/zhuanli/59/201410063717.html" title="一种提升频率特性的赝配高电子迁移率晶体管及制作方法原文来自X技术">提升频率特性的赝配高电子迁移率晶体管及制作方法</a>

【技术保护点】
赝配高电子迁移率晶体管,其特征是缓冲层位于衬底和InGaAs沟道层之间,低掺杂砷化镓层(4)在InGaAs沟道层及AlGaAs势垒层(3)上;高掺杂砷化镓层(5)在低掺杂砷化镓层(4)上;高掺杂砷化镓层(5)上的源电极(6)和与源电极间有漏电极(7);源电极(6)和漏电极(7)之间去除高掺杂砷化镓层(5)提供A凹槽(8);该A凹槽(8)及高掺杂砷化镓层(5)表面提供介A介质层(9)、B介质层(10)、C介质层(11)、D介质层(12)、E介质层(13);在A凹槽(8)中去除低掺杂砷化镓层(4)以提供B凹槽(16);栅电极金属(17)位于E介质层(13)及B凹槽(16)上。

【技术特征摘要】
1.一种提升频率特性的赝配高电子迁移率晶体管的制作方法,其特征是该方法包括以下工艺步骤:1)在衬底(1)上采用MBE和/或者任何其他合适的方法依次形成缓冲层(2)及势垒层(3)、低掺杂砷化镓层(4)、高掺杂砷化镓层(5);2)在高掺杂砷化镓层(5)上形成第一欧姆接触区作为源电极(6);3)在高掺杂砷化镓层(5)上形成第二欧姆接触区作为漏电极(7);4)在源电极(6)和漏电极(7)之间利用干法或者湿法刻蚀的方法去除高掺杂砷化镓层(5)形成一A凹槽(8);5)A介质层(9)、B介质层(10)、C介质层(11)、D介质层(12)和E介质层(13)是依次层叠淀积形成在源电极(6)与漏电极(7)之间的表面,A介质层(9)、B介质层(10)、D介质层(12)、E介质层(13)的淀积方法包括等离子体增强化学汽相淀积PECVD、电子束蒸发;6)通过生长多层介质层,在干法刻蚀栅脚介质工艺时中间的疏松介质层自动形成合适的侧蚀...

【专利技术属性】
技术研发人员:章军云朱赤
申请(专利权)人:中国电子科技集团公司第五十五研究所
类型:发明
国别省市:江苏;32

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1