半导体芯片封装的导接线路的形成方法技术

本发明专利技术是一种半导体芯片封装的导接线路的形成方法，包含：在芯片的焊垫表面上涂布一第一层介电质层并以曝光显影方式分别在各焊垫上形成一对应凹槽；再涂布一第二层介电质层并以曝光显影方式对应各焊垫及其凹槽分别形成一线路凹槽；再于各线路凹槽内填入导电金属质如利用银膏印刷以分别形成一导接线路；再涂布一第三层介电质层并以曝光显影方式在各导接线路的一端形成一对应凹槽可供填入导电金属质以分别形成一焊点以显露于外层介电质层外面；如此，可提升半导体芯片封装结构的精密度，并促进芯片上可布线空间的有效利用，以提高晶圆的使用效率并大幅提升封装制程的合格率。

【技术实现步骤摘要】
半导体芯片封装的导接线路的形成方法
本专利技术涉及一种半导体芯片封装的导接线路的形成方法，尤指一种针对半导体芯片上复数个焊垫分别形成一向外延伸的导接线路及一焊点，以使该半导体芯片可凭借各导接线路及焊点而电性连接并安装在一基板上。
技术介绍
随着半导体制程的发展，半导体芯片封装结构（或称为半导体芯片装置）已有多种不同的制程及结构，如中国台湾专利技术专利公告第434848号「半导体芯片装置及其封装方法」及其四件追加专利案包括：公告第466715号（追加一）、公告第495933号（追加二）、公告第466716号（追加三）、公告第503534号（追加四），以及美国专利号US6,239,488（本案是以中国台湾专利公告第434848号为优先权而申请的美国专利技术专利）、US5,990,546、US6,143,991、US6,075,712、US6,114,754等。早期发展及使用的半导体芯片封装结构为一种TAB（Tapeautomatedbonding，带式自动结合）技术，但TAB技术的封装结构中半导体芯片的焊垫表面（pad-mountingsurface）上复数个焊垫（bondingdiepad）所向外延伸的外导线部（outerleadportions）会造成较大的封装尺寸，不利于实现半导体芯片封装结构具有高密度（highdensity）的需求；而近期发展及使用的半导体芯片封装结构是属于一种chipscalepackagetype（芯片尺寸封装型态），并已衍生多种不同的制程及结构，而此种chipscalepackagetype（芯片尺寸封装型态）的制程及结构虽可解决TAB技术会造成较大封装尺寸的问题，但目前已知的各种不同制程及/或结构之间多少仍存在制程复杂、产品合格率降低、制造成本相对提高等问题，有待进一步改进。以美国专利号US6,239,488（本案是以中国台湾专利公告第434848号为优先权的美国专利技术专利）为例说明：US6,239,488的申请专利范围包含下列二独立请求项：一为第1项（独立项）：1、一种半导体芯片装置，其是适于安装在一具有数个焊点（90）的基板（9）上，该半导体芯片装置包含：一半导体芯片（1），该半导体芯片（1）具有一焊垫安装表面（10）及数个设于焊垫安装表面（10）的焊垫（11），所述的这些焊垫的（11）位置是不对称于该基板（9）的焊点（90）的位置；及数个导电体（3），各导电体（3）具有一从该芯片（1）的对应的焊垫（11）的延伸出来作为电路轨迹的延伸部（300）及一位于该延伸部（300）的自由端且其的位置与该基板（9）的对应的焊点（90）的位置对应的电气连接部（301），该导电体（3）凭借下列步骤形成：提供一钢板（2）置于该芯片（1）的焊垫安装表面（10）上，该钢板（2）形成有数个用于暴露该芯片（1）的对应的焊垫（11）的一部分及该芯片1的焊垫安装表面（10）的预定部分的贯孔（20），在形成该钢板2的各贯孔（20）的孔壁与该芯片（1）的焊垫安装表面（10）之间是形成一导电体形成空间；及以导电金属胶为材料利用印刷手段于各导电体形成空间形成一导电体（3）参考US6,239,488的申请专利范围第1项及图式第一至七图；以及另一为第6项（独立项）：6、一种半导体芯片装置，其是适于安装在一具有数个焊点（90）的基板（9）上，该半导体芯片装置包含：一半导体芯片（1），该半导体芯片具有一焊垫安装表面（10）及数个设于焊垫安装表面（10）的焊垫（11），所述的这些焊垫（11）的位置是不对称于该基板（9）的焊点（90）的位置；一光阻层（7）是形成于该芯片（1）的焊垫安装表面（10）上，该光阻层（7）上并形成有导电体形成槽孔（70），每一导电体形成槽孔（70）包含一第一槽孔部用于暴露该芯片（1）的对应的焊垫（11）的一部分及第二槽孔部用于暴露该焊垫安装表面（10）的一部分并由第一槽孔部延伸至对应于基板（9）的安装表面上一个别焊点（90）的位置；及数个导电体（3）分别形成于对应的导电体形成槽孔（70）内，各导电体具有一延伸部（300）设在第一槽孔部以可从该芯片（1）的对应的焊垫（11）延伸出来而作为电路轨迹，及一电气连接部（301）设在第一槽孔部以位于该延伸部（300）的一端且其的位置是对应于基板（9）的安装表面上一个别焊点（90）的位置参考US6,239,488的申请专利范围第6项及图式第十四至十九图；由上可知，US6,239,488的导电体（3）是直接在焊垫安装表面（pad-moundingsurface）（10）上形成，故导电体（3）与芯片的焊垫安装表面（10）之间并不存在一层介电质层，致容易影响该导电体（3）与焊垫安装表面（10）上其它焊垫（11）之间的绝缘效果，而相对降低产品制程的合格率；尤其，依US6,239,488所揭示的结构及制程，其无法重复进行导电体（3）的形成步骤，致使该导电体（3）只能具有单层结构而无法具有上、下层双层结构，相对降低芯片的焊垫安装表面（10）上可布线空间的有效利用；再者，US6,239,488也故意限定其封装结构中导电体（3）的形成方式（制程）及步骤如其申请专利范围第1项所述（特别利用一钢板（2）达成），主要目的乃使其引用的技术手段能进一步与其它现有技术如US5,990,546、US6,143,991、US6,075,712、US6,114,754等半导体芯片装置之间进一步造成较大的差异性以利于能核准专利，然如此不但相对限缩其申请专利范围，也使其导电体（3）的形成方式及结构较为复杂而造成制造成本相对增加，故US6,239,488（即中国台湾专利公告第434848号）有进一步改进的空间。
技术实现思路
本专利技术主要目的乃在于提供一种半导体芯片封装的导接线路的形成方法，解决现有结构所存在的上述问题。为实现上述目的，本专利技术采用的技术方案包括：一种半导体芯片封装的导接线路的形成方法，该半导体芯片封装安装结合在一基板上以与该基板上所布设的复数个焊点电性连接，包含：一半导体芯片，其具有一焊垫表面且该焊垫表面上设有复数个焊垫；至少一介电质层其被覆于该芯片的焊垫表面上；以及至少一导接线路，其设置于该介电质层中，且各导接线路的一端分别与芯片上一焊垫电性连接，另一端则向外延伸并显露于该介电质层的外面，以形成一焊点，可供与一基板上所预先布设的一焊点电性连接，以使该半导体芯片安装结合在该基板上；其特征在于，该导接线路的形成方法包含下列步骤：在芯片的焊垫表面上涂布一第一层介电质层；利用光阻剂并以曝光显影方式在该第一层介电质层上分别成形一对应于焊垫表面上各焊垫的凹槽，使各焊垫能够经由各凹槽向外裸露；在第一层介电质层及各焊垫上涂布一第二层介电质层；利用光阻剂以曝光显影方式在该第二层介电质层上分别成形与各焊垫及其凹槽连结的线路凹槽，其中各线路凹槽埋陷在该第二层介电质层中；在各线路凹槽内填入导电金属质，以分别形成一导接线路；在第二层介电质层及各导接线路上涂布一第三层介电质层；利用光阻剂以曝光显影方式于该第三层介电质层上分别成形与各导接线路的一端连接的凹槽；在各凹槽内填入导电金属质以分别形成一焊点，该焊点显露于第三层介电质层的外面，可供分别电性连结至芯片的各焊垫。所述的导接线路的形成方法，其中：该第一、二、三本文档来自技高网...

【技术保护点】
一种半导体芯片封装的导接线路的形成方法，该半导体芯片封装安装结合在一基板上以与该基板上所布设的复数个焊点电性连接，包含：一半导体芯片，其具有一焊垫表面且该焊垫表面上设有复数个焊垫；至少一介电质层其被覆于该芯片的焊垫表面上；以及至少一导接线路，其设置于该介电质层中，且各导接线路的一端分别与芯片上一焊垫电性连接，另一端则向外延伸并显露于该介电质层的外面，以形成一焊点，可供与一基板上所预先布设的一焊点电性连接，以使该半导体芯片安装结合在该基板上；其特征在于，该导接线路的形成方法包含下列步骤：在芯片的焊垫表面上涂布一第一层介电质层；利用光阻剂并以曝光显影方式在该第一层介电质层上分别成形一对应于焊垫表面上各焊垫的凹槽，使各焊垫能够经由各凹槽向外裸露；在第一层介电质层及各焊垫上涂布一第二层介电质层；利用光阻剂以曝光显影方式在该第二层介电质层上分别成形与各焊垫及其凹槽连结的线路凹槽，其中各线路凹槽埋陷在该第二层介电质层中；在各线路凹槽内填入导电金属质，以分别形成一导接线路；在第二层介电质层及各导接线路上涂布一第三层介电质层；利用光阻剂以曝光显影方式于该第三层介电质层上分别成形与各导接线路的一端连接的凹槽；在各凹槽内填入导电金属质以分别形成一焊点，该焊点显露于第三层介电质层的外面，可供分别电性连结至芯片的各焊垫。...

【技术特征摘要】
1.一种半导体芯片封装的导接线路的形成方法，该半导体芯片封装安装结合在一基板上以与该基板上所布设的复数个焊点电性连接，包含：一半导体芯片，其具有一焊垫表面且该焊垫表面上设有复数个焊垫；至少一介电质层其被覆于该芯片的焊垫表面上；以及至少一导接线路，其设置于该介电质层中，且各导接线路的一端分别与芯片上一焊垫电性连接，另一端则向外延伸并显露于该介电质层的外面，以形成一焊点，可供与一基板上所预先布设的一焊点电性连接，以使该半导体芯片安装结合在该基板上；其特征在于，该导接线路的形成方法包含下列步骤：在芯片的焊垫表面上涂布一第一层介电质层；利用光阻剂并以曝光显影方式在该第一层介电质层上分别成形一对应于焊垫表面上各焊垫的凹槽，使各焊垫能够经由各凹槽向外裸露；在第一层介电质层及各焊垫上涂布一第二层介电质层；利用光阻剂以曝光显影方式在该第二层介电质层上分别成形与各焊垫及其凹槽连结的线路凹槽，其中各线路凹槽埋陷在该第二层介电质层中；在各线路凹槽内填入导电金属质，以分别形成一导接线路；在第二层介电质层及各导接线路上涂布一第三层介电质层；利用光阻剂以曝光显影方式于该第三层介电质层上分别成形与各导接线路的一端连接的凹槽；在各凹槽内填入导电金属质以分别形成一焊点，该焊点显露于第三层介电质层的外面，可供分别电性连结至芯片的各焊垫。2.根据权利要求1所述的导接线路的形成方法，其特征在于：该第一、二、三层介电质层的涂布方式为旋涂方式。3.根据权利要求1所述的导接线路的形成方法，其特征在于：在进行涂布第二层介电质层步骤之前，进一步包括对各凹槽中所裸露的各焊垫上涂布一层可导电金属层以当作各焊垫的保护层的步骤。4.根据权利要求1所述的导接线路的形成方法，其特征在于：该线路凹槽及凹槽内填入导电金属质的方式选择自银膏印刷、溅镀、化学气相沉积、溅镀与电镀、或化学气相沉积与电镀中的一种。5.根据权利要求1所述的导接线路的形成方法，其特征在于：该显露于介电质层外面的焊点形成一凸出于介电质层的外表面的半球形状。6.一种半导体芯片封装的导接线路的形成方法，该半导体芯片封装安装结合在一基板上以与该基板上所布设的复数个焊点电性连接，包含：一半导体芯片，其具有一焊垫表面，该焊垫表面上设有复数个焊垫；至少一介电质层，其被覆于该芯片的焊垫表面上；以及至少一导接线路，其设置于该介电质层中，且各导接线路的一端分别与芯片上一焊垫电性连接，另一端则向外延伸并显露于该介电质层的外面，以形成一焊点，可供与一基板上所预先布设的一焊点电性连接，以使该半导体芯片安装结合在该基板...

【专利技术属性】
技术研发人员：璩泽明，马嵩荃，
申请(专利权)人：讯忆科技股份有限公司，
类型：发明
国别省市：中国台湾;71