本发明专利技术涉及电子部件、包括它的电子装置及电子装置的制造方法。电子部件包括电极部和形成在电极部上的钎料部。在电子部件中,电极部包括在电极部的顶表面上的相对于钎料部的组分均具有不同扩散系数的第一导电部和第二导电部,并且钎料部形成在第一导电部和第二导电部上。
【技术实现步骤摘要】
电子部件、包括它的电子装置及电子装置的制造方法
本公开内容涉及电子部件、包括电子部件的电子装置以及电子装置的制造方法。
技术介绍
使用称作柱(也称作柱子)的电极的电子部件(例如半导体元件)已经众所周知。使用形成在电极上的钎料将电子部件中的电极接合到对应电子部件中的电极(例如,柱)以电连接电极两者的技术已经众所周知。在接合工艺期间可能发生电极组分与钎料组分的扩散和反应。在电极上形成与电极相比具有难以发生钎料组分的扩散和反应的性质的阻挡层的技术与也众所周知。此外,通常地,从抑制钎料组分的扩散和反应的角度来看,在钎料凸点和下面的焊垫之间形成阻挡金属的技术已经众所周知。例如参见日本公开特许公报第2010-263208号以及日本公开特许公报第2003-31576号。
技术实现思路
因此,通过使用钎料提供接合两个电子部件的可靠的接合技术是本专利技术中的一个方面的目的。根据本专利技术的一个方面,电子部件包括电极部和形成在电极部上的钎料部。在电子部件中,电极部包括相对于钎料部的组分具有不同扩散系数并且形成在电极部的顶表面上的第一导电部和第二导电部,并且钎料部形成在第一导电部和第二导电部上。附图说明图1A和图1B为示出示例性半导体器件的图。图2为示出示例性端子的图。图3A和图3B为端子之间的接合的实施例的说明图。图4A和图4B为示出根据第一实施方案的示例性端子的图。图5A至图5D为根据第一实施方案的端子之间的接合的实施例的说明图。图6A和图6B为根据第一实施方案的端子之间的接合的另一实施例的说明图。图7A至图7C为根据第一实施方案的端子形成方法的实施例的说明(第一)图。图8A至图8D为根据第一实施方案的端子形成方法的实施例的说明(第二)图。图9A至图9D为根据第一实施方案的端子形成方法的实施例的说明(第三)图。图10A至图10D为端子形成方法的两个其它实施例的说明图。图11A至图11D为端子形成方法的两个其它实施例的其它说明图。图12A和图12B为示出根据第二实施方案的示例性端子的图。图13A至图13D为根据第二实施方案的端子之间的接合的实施例的说明图。图14A和图14B为根据第二实施方案的端子之间的接合的另一实施例的说明图。图15A至图15D为根据第二实施方案的端子形成方法的实施例的说明(第一)图。图16A至图16D为根据第二实施方案的端子形成方法的实施例的说明(第二)图。图17A和图17B为示出根据第三实施方案的示例性端子的图。图18A至图18D为根据第三实施方案的端子之间的接合的实施例的说明图。图19A和图19B为根据第三实施方案的端子之间的接合的另一实施例的说明图。图20A至图20D为根据第三实施方案的端子形成方法的实施例的说明(第一)图。图21A至图21D为根据第三实施方案的端子形成方法的实施例的说明(第二)图。图22A至图22C为示出在回流工艺之后的另一示例性端子的图。图23为示出评价的结果的实施例的图。具体实施方式当通过钎焊方法将电子部件中的电极与其它的电子部件中的其它的电极进行接合时,由于电极组分与形成在电极上的钎料组分的扩散和反应使接合部的体积减少的情况可以发生,因而接合部在接合期间或者在接合之后断裂。即使当在电极上形成阻挡层时,存在以下担忧:钎料组分可能沿着阻挡层的侧表面扩散到下电极并且与电极反应以取决于例如电极和钎料的材料以及接合条件(例如电子部件的压力量以及阻挡层上的钎料的量)而引起接合部的体积的减少以及接合部的断裂。根据本公开内容的一个方面,提供了包括电极部和形成在电极部上的钎料部的电子部件。在电子部件中,电极部包括相对于钎料部的组分具有不同扩散系数并且形成在电极部的顶表面上的第一导电部和第二导电部,并且钎料部形成在第一导电部和第二导电部上。此外,根据本公开内容的另一方面,提供了包括电子部件的电子装置以及制造电子装置的方法。根据公开的技术,相对于钎料部的组分具有不同扩散系数的导电部设置在电极部的顶表面上以引起在与对应端子接合期间发生在导电部之一处的优先扩散和反应。因此,可以抑制钎料部从顶表面扩散到电极部的侧表面。因此,抑制了接合部的断裂以提高电子部件之间的连接的可靠性。首先将描述电子部件之间的连接的技术。例如,作为将半导体元件(例如,半导体芯片)连接至电路基板的技术,将半导体芯片安装在电路基板上以通过布线将半导体芯片的端子与电路基板的端子连接的接合引线接合技术已经众所周知。此外,随着连接端子的数目的增加,将半导体芯片和电路基板彼此面对以对半导体芯片和电路基板的端子进行连接的芯片倒装接合技术已经被利用。图1为示出示例性半导体器件的图。图1A为半导体器件的实施例的俯视图并且图1B为沿线L-L所截取的半导体器件的横截面图。如图1A和图1B所示,半导体器件100包括半导体芯片110和电路基板120。如图1B所示,半导体芯片110包括设置在半导体芯片110的表面上的多个连接端子111。如图1B所示,电路基板120包括导电部121(例如,导线、过孔和通孔)以及设置在导电部121周围的绝缘部分122。电极端子121a设置在电路基板120中与半导体芯片110的每个连接端子111的位置相对应的位置处。半导体芯片110布置为与电路基板120相对并且将每个连接端子111接合到相应的电极端子121a,因而,半导体芯片110与电路基板120电连接。如图1B所示,可以将底部填充材料130填充在半导体芯片110与电路基板120之间。此外,外部连接端子123(例如钎料球)可以设置在电路基板120的与半导体芯片110的表面相对的表面上使得安装有半导体芯片110的电路基板120能够使用外部连接端子123与其它电路基板连接(例如,二次安装)。接合材料(例如钎料或铜(Cu))正广泛地用在芯片倒装接合技术中的端子部分中。从增加端子的数目以及提高连接的可靠性的角度来看,除了使用凸点(例如钎料球)的方法以外,可以通过用例如铜(Cu)形成柱电极、并且将钎料形成在柱电极上以与对应端子(例如,柱电极)接合的接合方法来形成端子。对于钎料,考虑到环境影响,使用不包含铅(Pb)的无铅钎料。除了半导体芯片的端子以外,可以在提供有半导体芯片的电路基板的端子或半导体器件的端子(例如,半导体器件封装件)中类似地采用包括以上所述的柱电极的端子的结构。作为无铅钎料的主要组分的锡(Sn)的扩散系数相对于铜较高。因此,当在端子的接合期间通过加热使钎料熔化时,锡(Sn)和铜(Cu)彼此进行扩散和反应,因而,包含锡(Sn)和铜(Cu)的金属间化合物(IMC)形成在端子之间的接合部上。当锡(Sn)和铜(Cu)的扩散和反应通过在接合工艺期间所生成的加热或者在接合工艺之后所生成的加热(例如,在二次安装期间所生成的加热或者由在半导体芯片的操作期间的热生成所引起的加热)而进行时,可能发生例如端子之间的接合部的体积的减小以及锡(Sn)腐蚀到端子的下层的布线部分的现象。考虑到这样的现象,可以使用具有与铜(Cu)的反应性相比与锡(Sn)的反应性更低(例如,对于锡具有低扩散系数)的材料,例如,将镍(Ni)层作为阻挡金属层形成在由铜制成的柱电极上以抑制锡和铜的反应。图2为示出端子的实施例的图。在此,将通过实施例的方式描述半导体芯片的端子的结构。示例性半导体芯片的主要部分的横截面示意性地示本文档来自技高网...
【技术保护点】
一种电子部件,包括:电极部;以及形成在所述电极部上的钎料部,其中所述电极部包括在所述电极部的顶表面上的相对于所述钎料部的组分各自具有不同扩散系数的第一导电部和第二导电部,并且所述钎料部形成在所述第一导电部和所述第二导电部上。
【技术特征摘要】
2012.12.06 JP 2012-2675281.一种电子部件,包括:电极部;以及形成在所述电极部上的钎料部,其中所述电极部包括相对于在所述电极部的顶表面上的所述钎料部的组分各自具有不同扩散系数的第一导电部和第二导电部,并且所述钎料部形成在所述第一导电部和所述第二导电部两者之上,所述钎料部在所述电极部的中心周围处接触所述第二导电部,同时所述钎料部在所述第二导电部的外围处接触所述第一导电部,并且所述第一导电部相对于所述钎料部的组分的扩散系数小于所述第二导电部相对于所述钎料部的组分的扩散系数。2.根据权利要求1所述的电子部件,其中所述第二导电部在所述第一导电部的中心周围处部分地形成在所述第一导电部上,以使得所述第一导电部的中心被所述第二导电部覆盖,同时所述第一导电部的外围直接接触所述钎料部。3.根据权利要求1所述的电子部件,其中所述第一导电部形成在所述第二导电部上并且所述第一导电部包括通孔以到达所述第二导电部,以使得所述第二导电部通过所述通孔直接接触所述钎料部。4.根据权利要求1所述的电子部件,其中所述电极部包括第三导电部,所述第三导电部相对于所述钎料部的组分的扩散系数大于所述第一导电部相对于所述钎料部的组分的扩散系数,所述第一导电部形成在所述第三导电部上并且所述第一导电部包括通孔以到达所述第三导电部,以及所述第二导电部在所述通孔中形成在所述第三导电部上。5.一种电子部件的制造方法,包括:制备第一电子部件,所述第一电子部件包括第一电极部和形成在所述第一电极部上的钎料部,并且其中所述第一电极部包括相对于在所述第一电极部的顶表面上的所述钎料部的组分各自具有不同扩散系数的第一导电部和第二导电部,并且所述钎料部形成在所述第一导电部和所述第二导电部两者之上;制备设置有第二电极部的第二电子部件;以及以如下方式接合所述第一电极部和所述第二电极部:使所述第一电子部件与所述第二电子部件相对并且在所述钎料部的熔点或更高的温度下加热所述第一电子部件和所述第二电子部件,其中所述第二导电部在所述第一电极部的中心的周围处接触所述钎料部,同时所述第一导电部在所述第二导电部的外围处接触所述钎料部,并且所述第一导电部相对于所述钎料部的组分的扩散系数小于所述第二导电部相对于所述钎料部的组分的扩散系数。6.根据权利要求5所述的制造方法,其中接合所述第一电极部和所述第二电极部包括形成包含所述钎料部的组分和所述第二导电部的组分的化合物。7.根据权利要求...
【专利技术属性】
技术研发人员:大平宗之,
申请(专利权)人:富士通株式会社,
类型:发明
国别省市:日本;JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。