借由提供阶化嵌入应变诱导半导体区于晶体管的效能增进制造技术

本发明专利技术涉及借由提供阶化嵌入应变诱导半导体区于晶体管的效能增进。在精密半导体装置中，晶体管可基于利用嵌入应变诱导半导体合金的有效应变诱导机构来形成。可提供该应变诱导半导体材料作为将应变平滑地转移至相邻沟道区的阶化材料以便减少晶格缺陷数以及增进应变条件，接着它直接转化成优异的晶体管效能。借由在选择性外延生长制程期间选择适当的制程参数，可实现阶化应变诱导半导体材料的优异架构而不会导致额外的制程复杂性。

【技术实现步骤摘要】

本揭示内容大体有关于集成电路，且更特别的是，有关于包含嵌入应变诱导半导体材料用以增进其硅基沟道区的电荷载子移动率的晶体管。
技术介绍
制造复杂的集成电路需要在适当半导体材料中及上形成大量的晶体管。例如，可能必须在目前市售复杂的集成电路中提供数亿及更多的晶体管，其中在速度关键性讯号路径中的晶体管的效能实质决定集成电路的整体效能。目前大体实施多种制程技术，其中对于复杂的电路，例如微处理器、储存芯片及其类似者，由于在操作速度及/或耗电量及/或成本效率方面有优异的特性，CMOS技术为最有前途的方法。在CMOS电路中，互补晶体管(亦即，p型沟道晶体管与n型沟道晶体管)用来形成电路组件，例如反相器及其它逻辑闸，以设计高度复杂的电路总成。在用CMOS技术制造复杂集成电路期间，在包含结晶半导体层的基板上形成互补晶体管，亦即n型沟道晶体管与p型沟道晶体管。MOS晶体管或一般的场效晶体管，不论考量的是n型沟道晶体管还是p型沟道晶体管，都包含所谓的pn接面，其由高度掺杂的漏极/源极区与配置于漏极区、源极区间的反向或弱掺杂沟道区之间的接口形成。沟道区的导电率，亦即，导电沟道的驱动电流能力，由形成于沟道区附近以及用薄绝缘层与其隔开的栅极电极控制。沟道区在因施加适当控制电压至栅极电极而形成导电沟道时的导电率主要取决于电荷载子的移动率，以及对于在晶体管宽度方向有给定延伸部份的沟道区，也取决于源极及漏极区之间的距离，它也被称作沟道长度。因此，缩短沟道长度以及减少与其相关的沟道电阻率为增加集成电路的操作速度的主要设计准则。在减少场效晶体管的沟道长度时，通常需要增加电容耦合的程度以便维持沟道区的可控制性，这通常需要修改栅极介电材料的厚度及/或材料组成物。例如，对于约80奈米的栅极长度，高速晶体管组件可能需要厚度2奈米以下的二氧化硅基栅极介电材料，不过这可能导致由热载子注入及电荷载子通过极薄栅极介电材料的直接穿隧(direct tunneling)造成的泄露电流增加。由于进一步减少二氧化硅基栅极介电材料的厚度可能变成与精密集成电路的热功率要求越来越不兼容。在有些方法中，短沟道晶体管的沟道区由连续减少栅极电极结构的关键尺寸造成的不良可控性已借由适当地修改栅极介电材料的材料组成物来解决。为此目的，已有人提出，对于有实质适当厚度的栅极介电材料，亦即导致栅极泄露电流位准可接受的厚度，用电介质常数明显比习用二氧化硅基材料高的适当材料系统可实现所欲高电容耦合。例如，包括铪、锆、铝及其类似者的介电材料有明显较高的电介质常数，因而被称作高k介电材料，应理解它们是用典型测量技术测量时有10.0以上的电介质常数的材料。虽然上述方法基本上被视为极有前途的策略供增进精密晶体管的效能，然而在沟道区附近有高k介电材料可能导致电荷载子移动率明显劣化，从而至少部份抵消用高k介电材料增加电容耦合所得到的优势。众所周知，在增进精密晶体管的整体效能方面，通常也应用各种应变工程技术，因为在硅基晶体管的沟道区中建立特定类型的应变可能导致电荷载子移动率的显著增加，接着转化成优异的电流驱动能力从而切换速度。已开发出多种策略。例如，在完成的晶体管结构上面设置高度受应力层，提供应变诱导侧壁间隔体结构，把应变诱导半导体合金(例如，硅/锗、硅/碳及其类似者)嵌入晶体管的漏极/源极区为常用的制程策略，然而在其它方法中，除了或替换地，也可使用全域受应变半导体基材。特别是，应变诱导硅/锗材料加入p型沟道晶体管的有源区是极为有效的应变诱导机构，这在说明图1时会更详细地描述。图1示意图标处于制造阶段的半导体装置100的横截面图，其中在待形成多个p型沟道晶体管150A、150B、150C于其中及上方的有源区102A上形成多个栅极电极结构160A、160B、160C。应了解，有源区102A为硅基半导体层102的一部份，接着可形成于适当基板101(例如，硅基板及其类似者)上面。初始以连续半导体材料的形式提供的半导体层102用适当隔离结构(未图标，例如浅沟槽隔离)适当地横向分成多个有源区。如上述，晶体管150A、...、150C可为高度复杂半导体装置，其中需要优异的效能及减少的横向尺寸藉此可提供栅极长度有40奈米或更小的栅极电极结构160A、...、160C，这取决于整体制程及装置要求。应了解，根据图1的剖面图，栅极长度应被理解为形成于使电极材料163与沟道区151分离的栅极介电材料161上的栅极电极材料163的水平延伸部份，沟道区151接着横向连接至漏极/源极区152。此外，栅极电极结构160A、...、160C通常包含间隔体结构165。如以上所解释的，栅极介电材料161可包含例如形式为氧化铪及其类似者的高k介电材料，有可能结合习知氧化硅材料、氮氧化硅材料及其类似者，然而在其它情形下，习知氧化硅基介电材料可用作栅极介电层161。如上述，当高k介电材料加入层161时，在沟道区151中诱导大体减少的电荷载子移动率，接着应借由提供附加应变诱导机构来补偿甚至过度补偿。因此，装置100包含基于提供于各个空腔103中的硅/锗合金104的有效应变诱导机构，空腔103皆形成于横向邻接各个栅极电极结构160A、...、160C的有源区102A中。相较于有源区102A的硅基材，硅/锗材料104的应变诱导效应起因于硅/锗材料的自然晶格常数的晶格失配。亦即，在形成立方面心结晶结构时，在结晶成长以不受干扰的方式发生时，共价半径比硅原子大的锗原子物种产生较大的晶格常数。当形成硅/锗晶体晶格于硅基材上，从而相较于硅/锗合金，有减少的晶格常数，成长中的硅/锗材料采用底下基材的晶格常数从而产生变形或受应变结晶材料，接着它与相邻沟道区151相互作用，从而在其中诱导所欲压缩应变。基本上，所得应变可能显著取决于材料104与有源区102A的硅基材之间的晶格失配大小，其中沟道区151中的实际应变也显著取决于受应变硅/锗材料的数量，亦即取决于空腔103的深度及形状以及取决于空腔从而材料104与沟道区151的邻近度。因此，最好大体提供与沟道区151有减少偏移以及有高锗浓度的材料104以便增加晶格失配从而增加晶格变形及应变的所得程度。然而结果是，简单地增加锗浓度不一定导致优异的晶体管效能，因为许多其它方面对于最终所得到的晶体管特性也有显著贡献。例如，可能出现晶格缺陷，本文档来自技高网...

【技术保护点】
一种方法，包括：在半导体装置的有源区中形成第一空腔，该第一空腔横向邻接晶体管的栅极电极结构以及具有由该有源区的半导体基材形成的第一侧壁面及底面；借由在该第一空腔中形成第一应变诱导半导体材料而形成尺寸减少的第二空腔，以便覆盖该底面及该等第一侧壁面，尺寸减少的该第二空腔具有由该第一应变诱导半导体材料形成的第二侧壁面，以及该等第二侧壁面的斜率小于由该半导体基材形成的该第一空腔的该等第一侧壁面的斜率；在尺寸减少的该第二空腔中形成第二应变诱导半导体材料，以便以应变诱导材料填充尺寸减少的该第二空腔，该第二应变诱导半导体材料至少有一个材料参数与该第一应变诱导半导体材料不同；以及至少在该第一及该第二应变诱导半导体材料的一部份中形成漏极和源极区。

【技术特征摘要】
2012.10.26 US 13/661,1881.一种方法，包括：
在半导体装置的有源区中形成第一空腔，该第一空腔横向邻接晶
体管的栅极电极结构以及具有由该有源区的半导体基材形成的第一侧
壁面及底面；
借由在该第一空腔中形成第一应变诱导半导体材料而形成尺寸减
少的第二空腔，以便覆盖该底面及该等第一侧壁面，尺寸减少的该第
二空腔具有由该第一应变诱导半导体材料形成的第二侧壁面，以及该
等第二侧壁面的斜率小于由该半导体基材形成的该第一空腔的该等第
一侧壁面的斜率；
在尺寸减少的该第二空腔中形成第二应变诱导半导体材料，以便
以应变诱导材料填充尺寸减少的该第二空腔，该第二应变诱导半导体
材料至少有一个材料参数与该第一应变诱导半导体材料不同；以及
至少在该第一及该第二应变诱导半导体材料的一部份中形成漏极
和源极区。
2.根据权利要求1所述的方法，其中，该第一应变诱导半导体材
料对于该半导体基材所具有的晶格失配大于该第二应变诱导半导体材
料对于该半导体基材所具有的晶格失配。
3.根据权利要求2所述的方法，其中，该第一应变诱导半导体材
料包含浓度有25原子百分比或更高的锗。
4.根据权利要求3所述的方法，其中，该第二应变诱导半导体材
料包含浓度有20原子百分比或更低的锗。
5.根据权利要求1所述的方法，其中，形成该第一应变诱导半导
体材料包括：执行第一外延生长步骤，其基于经选定的制程参数集，
以在该等第一侧壁面及该底面上引发材料成长。
6.根据权利要求5所述的方法，其中，形成该第二应变诱导半导
体材料包括：执行第二外延生长步骤，其借由改变该制程参数集中影
响该第二应变诱导半导体材料的材料组成物的至少一个参数的数值。
7.根据权利要求1所述的方法，更包括：在形成该空腔之前，形
成临界电压调整用半导体材料于该半导体基材上。
8.根据权利要求7所述的方法，其中，该临界电压调整用半导体
材料包含浓度有20原子百分比或更高的锗。
9.根据权利要求7所述的方法，其中，形成该第一应变诱导半导
体材料包括：形成该第一应变诱导半导体材料，以便横向连接至该临
界电压调整用半导体材料。
10.一种方法，包括：
在半导体装置的有源区的结晶半导体基材上方形成栅极电极结
构；
在该栅极电极结构存在下，在该有源区中形成空腔；

【专利技术属性】
技术研发人员：E·M·巴齐齐，A·扎卡，G·迪利维，B·拜，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：开曼群岛;KY