【技术实现步骤摘要】
本专利技术涉及印制电路板
，特别涉及一种组合印制电路板的制造方法，以及包含该组合印制电路板的多层印制电路板的制造方法。
技术介绍
近年来，随着电子设备的小型化、轻量化、高速化、多功能化及高可靠性的发展，使电子设备中的半导体部件等也朝着多引脚化和细间距化发展。面对这种发展趋势，要求承载半导体部件的印制电路板（Printed Circuit Board，PCB）也朝着小型化、轻量化、高密度化和绿色环保化发展。为了满足这种要求，研制和开发了高密度互连（HDI：high density interconnection）电路板。目前，HDI电路板的生产采用传统的增层技术，也称为积层法，但传统的增层技术只适用于量产1~5阶（阶数为激光钻孔的次数）的HDI电路板，对于更高层的HDI电路板，则需要采用任意层互连技术。目前，较为常用的两种任意层互连技术包括任意层内互连孔技术（Any Layer Inner Via Hole，ALIVH）和埋凸块互连技术（Buried Bump interconnection technology，B2it）。ALIVH技术实现任意层间的互连的方式是：在需要进行互连的层间设置通孔，并在通孔内填塞导电膏，以实现任意导电层之间的电气连接。由于在使用导电膏填塞通孔时，一般都是从通孔的一端进行填塞，为了保证导电层之间的电气连接性能，需要填满该通孔，使得该通孔的另一端会残留很多的导电膏，而造成导...
【技术保护点】
一种组合印制电路板的制造方法，其特征在于，该方法包括：在覆金属板的第一导电层及介质层上需要形成通孔的位置形成贯穿所述第一导电层及所述介质层的第一开口，及在所述覆金属板的第二导电层上的对应位置形成贯穿所述第二导电层的第二开口，所述第一开口与位置对应的第二开口形成一个叠合通孔；其中，所述介质层位于所述第一导电层与所述第二导电层之间，所述第一开口的口径与对应的通孔的预设孔径相同，且所述第一开口的口径大于位置对应的第二开口的口径；在所述叠合通孔内填塞导电膏，得到组合印制电路板。
【技术特征摘要】
1.一种组合印制电路板的制造方法，其特征在于，该方法包括：
在覆金属板的第一导电层及介质层上需要形成通孔的位置形成贯穿所述
第一导电层及所述介质层的第一开口，及在所述覆金属板的第二导电层上的对
应位置形成贯穿所述第二导电层的第二开口，所述第一开口与位置对应的第二
开口形成一个叠合通孔；其中，所述介质层位于所述第一导电层与所述第二导
电层之间，所述第一开口的口径与对应的通孔的预设孔径相同，且所述第一开
口的口径大于位置对应的第二开口的口径；
在所述叠合通孔内填塞导电膏，得到组合印制电路板。
2.如权利要求1所述的方法，其特征在于，在所述覆金属板的第一导电
层及介质层上形成第一开口，及在所述覆金属板的第二导电层上形成第二开
口，包括：
采用开窗工艺分别在所述第一导电层上需要形成通孔的位置形成贯穿所
述第一导电层的窗口及在所述第二导电层上的对应位置形成所述第二开口；
在所述介质层上与所述窗口对应的位置进行钻孔处理，形成与该窗口的口
径相同且贯穿所述介质层的穿孔，所述窗口及与其位置对应的穿孔形成一个所
述第一开口。
3.如权利要求1所述的方法，其特征在于，在所述覆金属板的第一导电
层及介质层上形成第一开口，及在所述覆金属板的第二导电层上形成第二开
口，包括：
在所述第一导电层及所述介质层上需要形成通孔的位置进行钻孔处理，形
成所述第一开口；
在所述第二导电层上的位置进行钻孔处理，形成所述第二开口。
4.如权利要求1所述的方法，其特征在于，所述第一开口的口径及与其
位置对应的第二开口的口径之间的差值不小于20微米。
5.如权利要求1所述的方法，其特征在于，在形成所有叠合通孔之后，
\t且在叠合通孔内填塞导电膏之前，还包括：
对形成的叠合通孔的孔壁进行金属化处理。
6.如权利要求1~5任一所述的方法，其特征在于，在叠合通孔内填塞导
电膏之前，还包括：
对所述覆金属板进行图形转移，以在所述第一导电层与所述第二导电层上
形成电路图形。
7.如权利要求1~5任一所述的方法，其特征在于，在叠合通孔内填塞导
电膏之后，还包括：
对所述覆金属板进行磨板处理，以去除所述第一导电层与所述第二导电层
表面上残余的导电膏。
8.如权利要求6所述的方法，其特征在于，...
【专利技术属性】
技术研发人员：黄勇，吴会兰，陈正清，苏新虹，
申请(专利权)人：北大方正集团有限公司，珠海方正科技高密电子有限公司，珠海方正印刷电路板发展有限公司，方正信息产业控股有限公司，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。