一种半导体结构及其形成方法，方法包括：提供基底，包括衬底以及凸立于衬底的鳍部，鳍部沿第一方向延伸、且沿第二方向平行排列，基底上形成有横跨鳍部的栅极结构，栅极结构覆盖鳍部的部分顶部和部分侧壁，栅极结构沿第二方向延伸、且沿第一方向平行排列，...

一种半导体结构及其形成方法，结构包括：衬底；底部鳍部，凸立于所述衬底上；工作鳍部，凸立于所述底部鳍部上，沿所述工作鳍部的延伸方向，所述工作鳍部包括沟道区；隔绝层，位于所述沟道区的工作鳍部与底部鳍部之间；栅极结构，横跨所述沟道区的工作鳍部...

一种静电放电防护器件及其形成方法，其中结构包括：衬底，衬底包括二极管区和引出区，二极管区和引出区内均具有阱区，阱区均具有第一导电类型；位于二极管区上的若干第一伪栅，第一伪栅两侧的二极管区内具有第一掺杂区，第一掺杂区具有第二导电类型，第一...

本申请提供一种芯片点胶装置，所述芯片点胶装置包括：承载台；副平台，设置于所述承载台上，所述副平台的上表面与水平面具有倾斜角，所述副平台的上表面用于设置基板，所述基板用于封装芯片。本申请提供一种芯片点胶装置，设计一种与水平面具有倾斜角的副...

本发明实施例提供一种光罩的修复方法，所述光罩包括透光基板和位于所述透光基板上的遮光图形，所述方法包括：确定所述透光基板的损伤位置；对所述损伤位置表面进行原位熔化，其中，所述原位熔化用于推动所述损伤位置表面平整化；静置所述光罩，直至所述透...

一种设计版图、掩膜版及测量方法，测量方法包括：获取掩膜版，包括设计光掩膜图形，所述设计光掩膜图形具有关键尺寸方向，所述掩膜版还包括沿所述关键尺寸方向设置于所述设计光掩膜图形两侧的参考光掩膜图形；通过定位所述参考光掩模图形以确定所述设计光...

一种封装结构和芯片，封装结构包括：芯片结构，所述芯片结构表面具有第一引线垫对和第二引线垫对；第一过孔对和第二过孔对，所述第一过孔对和所述第二过孔对位于所述芯片结构上，所述第一过孔对的2个过孔分别与所述第一引线垫对的2个引线垫相连，所述第...

一种鳍的形成方法，包括：提供待刻蚀层，待刻蚀层上具有第一牺牲材料层；在第一牺牲材料层上形成第一图形化层；根据第一图形化层形成若干第二掩膜结构；形成若干第二掩膜结构后，在第一牺牲材料层上形成若干第二图形化结构；以若干第二掩膜结构和第二图形...

一种半导体结构及其形成方法，其中方法包括：提供衬底；在衬底上形成器件结构和侧墙结构，器件结构的材料包括金属，侧墙结构包括若干沿垂直于器件结构侧壁方向排布的侧墙层，自侧墙结构的最外层至最内层，侧墙层内碳原子的原子百分比浓度逐层递减，且侧墙...

一种半导体结构的形成方法，包括：提供基底；在基底上形成第一复合结构和第二复合结构，第二复合结构的宽度大于第一复合结构的宽度，第一复合结构包括若干第一牺牲层和若干第一沟道层，第二复合结构包括若干第二牺牲层和若干第二沟道层；对第一复合结构和...

一种半导体结构及其形成方法，所述半导体结构包括：基底，基底包括第一区域和第二区域；浮置栅层，位于基底上；片状电阻结构，位于第一区域的浮置栅层上；端部互连结构，位于第二区域的浮置栅层上；层间介质层，位于浮置栅层上并覆盖片状电阻结构和端部互...

一种半导体结构及其形成方法，所述半导体结构包括：基底，所述基底包括源漏掺杂区；源漏互连结构，位于所述源漏掺杂区上，且与所述源漏掺杂区电连接；层间介质层，覆盖所述基底和所述源漏互连结构；源漏插塞，位于所述层间介质层中，且与所述源漏互连结构...

一种半导体结构的形成方法，包括：提供待刻蚀层，待刻蚀层包括第一区和第二区；在第一区上形成若干第一图形化结构，在第二区上形成若干第二图形化结构；在第一图形化结构的侧壁形成第一侧墙，在第二图形化结构的侧壁形成第二侧墙；去除第一图形化结构；以...

一种光学邻近修正方法，包括：获取第一修正图形；根据第一修正图形获取第一曝光图形，包括第一曝光边和第二曝光边；提供目标图形，包括第一目标边和第二目标边；获取第一曝光边与第一目标边之间的第一边缘放置误差、第二曝光边与第二目标边之间的第二边缘...

一种电容器及其形成方法，其中电容器包括：衬底；位于衬底上的第一电极层；位于第一电极层上的介电层；位于介电层上若干相互分立的第二电极层；位于第一电极层上的第一引线结构，第一引线结构沿竖直方向贯穿介电层与第一电极层连接，且第一引线结构包围若...

一种半导体结构及其形成方法，所述方法通过对所述沟道层执行减薄处理，并在减薄后的沟道层上生长第一沟道材料，形成第一沟道层，从而使得第一沟道层与第二沟道层的材料不同，可以实现全包围栅极结构与双鳍结构的有机结合，故可以提升所形成的半导体结构的...

一种半导体结构及其形成方法、封装方法，结构包括：衬底，所述衬底包括器件区和环绕所述器件区的过渡区，所述器件区内具有器件结构；位于器件区上的第一金属层，所述第一金属层和器件结构电连接；位于过渡区上的第一对准标记；覆盖所述第一金属层和第一对...

一种电路，用于获取待测触发器的建立时间，所述待测触发器包括第一传输门至第四传输门、第一反相器至第八反相器，以及第一缓冲器和第二缓冲器，所述电路包括：控制单元，适于输出选择控制信号；负载单元，与所述控制单元和所述待测触发器的时钟端耦接，适...

一种半导体结构及掩模版版图，结构包括：多个沿第一方向延伸的金属线，金属线沿第一方向包括主线区、以及分别位于主线区两侧的隔断区，金属线包括一个或多个沿第二方向平行排列的金属环、以及位于金属环露出的区域内的第一金属线作为内金属线，位于金属环...

一种半导体结构的形成方法，方法包括：提供基底，所述基底包括密集区和稀疏区，所述基底包括用于形成目标图形的目标层，密集区和稀疏区的目标层上形成有凸立的第一核心层；在所述第一核心层的侧壁形成第一掩膜侧墙；在所述第一掩膜侧墙的侧壁形成保护层；...