本公开的实施例涉及处理系统、相关集成电路、设备和方法。处理系统，包括：处理核心，包括微处理器；存储器控制器，被配置为读取用于由处理核心执行的软件指令；多个安全监测电路，被配置为通过监测处理核心和存储器控制器的操作来生成多个错误信号；被实...

一种集成电路包括功率放大器(PA)、天线(ANT)以及匹配和滤波网络(MFN)，该匹配和滤波网络(MFN)包括在功率放大器(PA)的输出节点上的直流供电级(DCFD)、第一区段(SCT1)以及第二区段(SCT2)。直流供电级(DCFD)...

本公开的实施例涉及旁路电压调节器的方法和设备。将片上系统(SOC)的电压调节器旁路的方法包括：使用电压调节器为第一功率域供电；使用电压调节器为第二功率域供电；将第三功率域与外部电压源耦合；将来自外部电压源的外部电源电压提高到电压调节器的...

本发明涉及具有功率放大器(PA)、天线(ANT)以及适配滤波网络(MFN)的集成电路，功率放大器(PA)用于提供在基频带中的信号，集成电路包括：第一部分(SCT1)、第二部分(SCT2)和第三部分(SCT3)；这三个部分包括LC布置，其...

根据一个方面，提出了一种包括功率放大器的集成电路，该功率放大器包括：至少两个放大器级(DS，PS)的系列，包括第一放大器级(DS)和最后放大器级(PS)，第一放大器级(DS)被配置为接收射频信号作为输入，最后放大器级(PS)被配置为传送...

本公开涉及一种自测试控制器及关联的方法。在一个实施例中，一种用于管理集成电路(IC)中的自测试的方法包括：接收内置自测试(BIST)配置数据；基于BIST配置数据将第一时钟配置为第一频率；以第一频率执行第一BIST测试；将第二时钟配置为...

根据一个方面，提出了一种包括射频放大器的集成电路，包括

公开了一种多路复用器及集成电路。该多路复用器包括输入端子、输出端子、主开关、第一自举电路和第二自举电路。主开关被耦接在所述输入端子与所述输出端子之间，并且被配置为在所述输入端子与所述输出端子之间传递信号。第一自举电路包括第一自举电容器，...

本公开涉及集成电路。例如，一种集成电路包括：非易失性存储器；电荷泵，为非易失性存储器阵列的编程操作生成高电压；以及电荷泵调节器，控制电荷泵的压摆率。电荷泵调节器生成指示压摆率的感测电流，并基于感测电流调整提供给电荷泵的时钟信号的频率。给...

一种基于NMOS的负电荷泵电路，包括由第一时钟信号驱动的升压电容器和由第二时钟信号驱动的自举电容器。第一时钟信号和第二时钟信号具有不同的占空比，其中第二时钟信号的占空比小于第一时钟信号的占空比。输入晶体管耦合在输入节点和耦合到升压电容器...

本公开的实施例涉及亚带隙补偿参考电压生成电路。亚带隙参考电压生成器包括生成参考电流(与绝对温度成比例)的参考电流生成器、从参考电流生成输入电压(与绝对温度成比例)的电压生成器、以及差分放大器。差分放大器由参考电流偏置，并且具有接收输入电...

本公开的实施例涉及正电荷泵电路以及负电荷泵电路。正电荷泵电路，被配置为从输入电压生成输出电压，其中输出电压的正电压电平比输入电压的电压电平更正，正电荷泵电路包括：负自举电路，被配置为响应于第一时钟信号而生成控制信号，其中控制信号在接地电...

本公开的实施例涉及增强用于EV充电的宽输出LLC转换器中效率的系统和方法。一种DC

实施例提供了非易失性存储器电路。本公开涉及一种包括非易失性存储器(NVM)的集成电路。该集成电路包括偏置生成器，该偏置生成器产生用于NVM的可靠读取操作的稳定字线电压和位线电压。本公开涉及存储器读取、擦除验证和编程验证的低电压存储器操作...

本公开的各实施例涉及具有嵌入式向量解压缩的卷积加速。技术和系统被提供用于实施卷积神经网络。一个或多个卷积加速器被提供，卷积加速器各自包括特征行缓冲存储器、内核缓冲存储器和被布置成将数据相乘并且累加的多个乘法累加(MAC)电路。在第一操作...

本公开的实施例涉及扫描电路和方法。在一个实施例中，一种执行扫描的方法包括：进入扫描模式；接收测试图案；通过断言和解除断言扫描使能信号来贯穿第一扫描链应用测试图案，以对第一扫描链分别执行移位和捕获操作；在贯穿第一扫描链应用测试图案时，利用...

本公开的实施例涉及毛刺吸收设备和方法。一种装置，包括：主处理器和辅处理器，被配置为接收第一信号、第二信号和多个输入信号，并且基于第一信号、第二信号和多个输入信号执行彼此相同的操作；比较电路，被配置为接收主处理器的输出信号和辅处理器的输出...

本公开的各实施例涉及毛刺抑制装置和方法。装置包括主核处理器，被配置为通过第一主缓冲器接收第一信号、通过第二主缓冲器接收第二信号、通过第三主缓冲器接收第三信号并且通过第四主缓冲器接收第四信号；影子核处理器，被配置为通过第一影子缓冲器接收第...

本公开的实施例涉及用于将源同步数据路径与未知时钟相位对接的数据桥。集成电路包括第一子系统，第一子系统包括被配置为生成第一时钟信号的第一时钟发生器。集成电路还包括第二子系统，第二子系统包括被配置为生成第二时钟信号的第二时钟发生器。第一子系...

本公开的实施例涉及用于片上泄漏检测和存储器补偿的电路和方法。集成电路包括存储器阵列和用于从存储器阵列读取数据的存储器读取电路装置。存储器读取电路装置包括漏电流补偿电路。漏电流补偿电路在读取操作期间，感测存储器阵列的位线中的漏电流，并且在...