本公开涉及包括用于误差校正电路的响应管理器的存储器架构。存储器包括接收数据分组的误差校正电路系统，输出指示在数据分组中存在或不存在可校正误差的可校正误差标志，并输出指示在数据分组中存在或不存在不可校正误差的不可校正误差标志。若可校正误差...

本公开的实施例涉及基于位单元的架构的存内计算。存储器阵列包括多个位单元，多个位单元被布置为与多个列相交的位单元行的集合。存储器阵列还包括多个存内计算(IMC)单元，多个存内计算(IMC)单元被布置为与存储器阵列的多个列相交的IMC单元行...

本公开的实施例涉及支持单时钟周期读－修改－写操作的静态随机存取存储器。存储器阵列包括形成响应于字线信号而存取的数据字位置的存储器单元。数据感测电路，其被配置为感测与所述存储器单元相关联的位线上的数据。所感测的数据对应于存储在数据字位置处...

本公开的实施例涉及利用数据共享用于节能的Σ

本公开的实施例涉及具有上拉晶体管的施密特触发器。一种集成电路包括输入焊盘和耦接到输入焊盘的施密特触发器。施密特触发器包括第一反相器和第二反相器。施密特触发器包括上拉晶体管，其耦接到第二反相器的输入并被配置为向第二反相器的输入供应高参考电...

本公开的各实施例涉及低功率晶体振荡器。一种具有高功率部分和低功率部分的低功率晶体振荡器电路。使用高功率部分使振荡初始化。一旦晶体处于稳定振荡下，电路就会切换到低功率部分并且继续长时间操作。率部分并且继续长时间操作。率部分并且继续长时间操作。

本发明的实施例涉及隔离逻辑测试电路及相关测试方法。一种电路包括：第一功率域，该第一功率域包括隔离单元、具有用于接收第一功能信号和第一测试信号的输入以及用于控制隔离单元的输出的第一选择电路、以及具有用于接收第二功能信号和第二测试信号的输入...

本公开涉及具有低功率同步电路装置的设备及相关方法。一种设备包括与第一时间域相关联的输入数据线和与第二时间域相关联的输出数据线。同步电路装置被耦合在输入数据线和输出数据线之间。同步电路装置被时钟生成电路装置生成的同步时钟信号驱动。时钟生成...

本公开的各实施例总体上涉及低功率和高速数据加权平均(DWA)到二进制转换器电路。将数据加权平均(DWA)数据字从标准或规范形式一元码格式首先转换为备选或空间形式一元码格式的温度计控制字。将温度计控制字从备选或空间形式一元码格式其次转换为...

本发明涉及用于并行供应节点网络的设备和方法。供应一种节点网络的方法，包括通过根节点供应第一代节点；以及由第一代节点供应第二代节点。其中，来自第一代节点或第二代节点的至少一个节点与来自第一代节点或第二代节点的至少一个其他节点被同时供应。点...

本发明的各个实施例涉及具有选通子阵列操作的模块化存储器架构。一种存储器电路包括存储器单元阵列，该存储器单元阵列布置有连接到存储数据的较低有效位的第一子阵列的第一字线和连接到存储数据的较高有效位的第二子阵列的第二字线。耦接到第一字线和第二...

本公开的实施例涉及针对基于锁存器的存储器来减少面积的ATPG测试方法。本文公开了逻辑电路和技术，逻辑电路和技术用于操作该硬件，以使得能够从锁存器构建先进先出(FIFO)缓冲器，同时允许对那些锁存器的使能引脚进行固定1(stuck

本公开的实施例涉及电机/控制器认证系统。在此描述了一种电动机驱动系统，该电动机驱动系统包括至少一个功率相线，被配置为用于生成驱动信号并且将该驱动信号提供给该至少一个功率相线的外部控制器，以及电动机电子器件。电动机电子器件包括耦合在至少一...

本公开的实施例涉及低功率有限脉冲响应滤波器。有限脉冲响应(FIR)滤波器包括多个寄存器。每个寄存器的数据输入端子直接耦联到FIR滤波器的输入。在滤波器时钟信号的每个时钟周期上，将新数据值传递到每个寄存器。在每个时钟周期上，只有一个寄存器...

本公开的实施例涉及有限脉冲响应滤波器。有限脉冲响应(FIR)滤波器包括滤波器输入、多个寄存器和环形计数器。每个寄存器每个寄存器具有：耦联到所述滤波器输入的数据输入端子；数据输出端子；以及时钟输入端子。环形计数器耦联到寄存器的所述时钟输入...

本公开的各实施例涉及只能读取预定次数的非易失性存储器设备。一种非易失性存储器设备包括存储器平面和处理器，存储器平面包括至少一个存储器区域，至少一个存储器区域包括具有两行和N列的存储器单元阵列，每个存储器单元包括具有控制栅极和浮置栅极的状...

本公开的实施例涉及物理不可克隆的功能器件。在一个实施例中，集成器件包括被配置为生成初始数据组的第一物理不可克隆功能模块以及管理模块，管理模块被配置为至少根据初始数据组生成输出数据组；仅授权输出数据组在器件的第一输出接口上的D个连续传递，...

本公开的实施例涉及处理系统、相关集成电路、设备以及方法。该处理系统包括：微处理器，发送读取请求或发送包括第二数据的写入请求；存储器控制器，从存储器读取第三数据；安全监控电路，包括接收数据位和相应的纠错码ECC位的错误检测电路；资源和通信...

本公开涉及具有快速可控的峰值电流、高能效阵列重置和针对安全应用的数据破坏模式的SRAM。一种破坏存储器阵列内容的方法包括：在重置节点处使信号生效，从而导致对存储器阵列的电流供应不足；以及选择与存储器阵列的、包含待使其内容被破坏的存储单元...

本公开的各实施例涉及低功率和快速存储器复位。一种存储器复位方法包括：对存储器阵列的位线进行预充电，在复位节点处断言信号以移除预充电电压，以及选择与位线相关联的写入驱动器，位线与包括待复位的存储器单元的存储器阵列的列相关联；其中在复位节点...