意法半导体国际有限公司专利技术

意法半导体国际有限公司共有392项专利

  • 本公开涉及插值滤波器装置,系统和方法。一种方法基于输入信号生成延迟信号,并对延迟信号应用向量幅值缩放,从而生成一个或多个向量幅值缩放信号。输入信号被加到一个或多个向量幅值缩放信号,生成一个或多个相移信号。将补偿缩放应用于一个或多个相移信...
  • 在一个实施例中,一种用于执行扫描测试的方法包括:生成第一扫描时钟信号和第二扫描时钟信号;将第一扫描时钟信号和第二扫描时钟信号分别提供给第一扫描链和第二扫描链,其中当扫描使能信号被断言时,第一扫描时钟信号和第二扫描时钟信号包括相应第一移位...
  • 本公开的实施例涉及通过感测瞬态事件和连续事件的智能装置的情境感知。分布式计算系统用于自主地了解智能装置的环境情境中的人工智能。原始情境数据由与智能装置相关联的传感器检测。原始情境数据由智能装置预处理,并且然后被提供至基于云的服务器以进行...
  • 本公开涉及集成电路的保护。一种集成电路包括:存储器设备,其包括具有非易失性存储器单元且在读取模式中从所述存储器设备外部不可观测的存储器平面;控制器,其在所述存储器设备内部,被配置为检测所述存储器平面的存储内容,且当所述存储内容包含锁定内...
  • 本公开涉及低电压差分信令发射器电路。低电压差分信号(LVDS)发射器包括具有第一晶体管,第二晶体管,第三晶体管,第四晶体管,第一电阻器和第二电阻器的驱动器电路。第一晶体管耦合在第一节点和第一输出之间。第二晶体管耦合在第一节点和第二输出之...
  • 本公开涉及用于高速发射器的低开销环路测试。一种集成电路包括串行器,所述串行器被配置成接收n位字形式的第一测试数据,并通过根据第一时钟信号对所述测试数据进行串行化来生成单一位数据流。该集成电路包括被配置为在不使用解串器的情况下测试串行器的...
  • 本公开涉及低开销均步数字接口。集成电路包括第一子系统,该第一子系统包括被配置为生成第一时钟信号的第一时钟发生器。所述集成电路还包含第二子系统,所述第二子系统包含被配置为产生第二时钟信号的第二时钟发生器。第一子系统包括被配置为检测第二时钟...
  • 本公开的实施例涉及具有减轻的毛刺的时间交织电路。提供一种时间交织电路以减轻毛刺。第一加载级输出表示第一序列化数据的第一数据。第二加载级生成第二序列化数据。第二加载级接收有第一加载级输出的第一数据。响应于具有第一状态的第一数据,时间交织电...
  • 本公开的实施例涉及用于亚阈值操作的电压电平移位器。提供了一种在亚阈值电压下进行操作的电压电平移位器。电平移位器包括电平移位级。电平移位级接收来自第一电压域的第一信号并且将第二信号输出到第二电压域。电平移位器包括第一辅助级。响应于第一信号...
  • 本公开的实施例涉及可编程信号聚合器。在一个实施例中,电子电路包括:多个信号通道;信号收集电路,其被配置为基于来自多个信号通道的通道信号来确定电子电路的动作;以及第一信号管理电路,耦合在多个信号通道和信号收集电路之间,该第一信号管理电路包...
  • 本发明涉及具有支持存储器操作的虚拟行的非易失性存储器。一种存储器阵列,包括多个行和列、具有存储器单元部分和虚拟单元部分。位线连接至这些存储器单元和该虚拟单元部分。该虚拟单元部分包括第一行虚拟单元和第二行虚拟单元。该第一行中的这些虚拟单元...
  • 本公开的各实施例总体上涉及具有较高有效位子阵列字线的模块化存储器架构。存储器电路包含存储器的单元阵列,所述存储器单元的阵列布置有连接到存储较低有效数据位的第一子阵列的第一字线及连接到存储较高有效数据位的第二子阵列的第二字线。将第一字线信...
  • 本公开涉及使用遂穿场效应晶体管和碰撞电离MOSFET器件的静电放电保护电路。在使用遂穿场效应晶体管(TFET)或碰撞电离MOSFET(IMOS)的电路中提供静电放电(ESD)保护。这些电路被支持在绝缘体上硅(SOI)和体基底配置中,以用...
  • 本公开涉及半导体管芯裂纹检测器。提供了一种用于检测半导体管芯中的结构缺陷的组件。该组件包括缺陷检测传感器和微控制器。缺陷检测传感器包括半导体管芯中导电材料的多个电阻路径,每个电阻路径具有第一端和第二端,并且靠近半导体管芯的周边延伸。缺陷...
  • 本公开的各实施例总体上涉及时钟相位噪声测量电路及方法。使用抖动时钟信号中存在的抖动进行测量。由抖动时钟信号计时的数字正弦信号发生器电路生成与正弦波形相对应的脉冲密度调制(PDM)信号。PDM信号由sigma
  • 本公开涉及双功率流设备中的重置及安全状态逻辑生成。一种电子设备,包括:第一功率域;第二功率域;第三功率域,其中在通电期间,第三、第二和第一功率域被配置为顺序地被通电,其中在待机退出期间,第一、第二和第三功率域被配置为顺序地被通电;在第一...
  • 本公开涉及低噪声相位锁定环路(PLL)电路。锁相环(PLL)电路包括相位频率检测器(PFD)电路,其确定参考时钟信号和反馈时钟信号之间的差,以响应于该差生成上/下控制信号。电荷泵和环路滤波器电路装置响应于上/下控制信号生成积分信号分量控...
  • 本公开涉及高准确性快速电压和温度传感器电路。一种温度感测电路包括:电流生成电路,其生成与绝对温度成比例的初始电流(Iptat);以及电压生成电路,其被配置为使用可调节电流源来镜像Iptat以生成缩放电流,并且将缩放电流供应到电阻器的第一...
  • 本公开的各实施例总体上涉及针对多个开发端口的中央控制器。一种片上系统,包括针对被配置为接收第一开发工具的第一开发端口的第一端口控制器以及针对被配置为接收第二开发工具的第二开发端口的第二端口控制器。片上系统还包括与第一端口控制器通信的中央...
  • 本公开的各实施例总体上涉及片上多电源域系统中的自动测试模式生成电路装置。本文中描述了具有测试电路装置的集成电路芯片,该测试电路装置被设计为使得可以使用相同的扫描链压缩器解压缩器电路来执行不同电源域的独立可选择测试。本文中还公开了具有测试...